介紹分頻鎖相頻率合成技術。通過對鎖相環工作過程及相位噪聲等的基本原理的分析,采用PLL技術成功設計了1.8 GHz鎖相頻率源。
關鍵字：
PLL 合成 頻率源
1 引 言
直接數字頻率合成技術(Direel Digital FrequencySynthesis，DDS)稱為第三代頻率合成技術，他利用正弦信號的相位與時間呈線性關系的特性，通過查表的方式得到信號的瞬時幅值，從而實現頻率合成。這種方法不僅可以產生不同頻率的正弦波，而且具有超寬的相對帶寬，超高的變頻速率，超細的分辨率以及相位的連續性和產生任意波形(AWG)的特點。
目前所使用的大部分DDS結構，在相位累加模塊和相位幅度轉換模塊均采用了流水線技術和某些壓縮算法等，但都不能從根本上解決DDS
關鍵字：
嵌入式系統 單片機 數字頻率合成 DDS MCU和嵌入式微處理器
Analog Devices發布了ADF4157——一款最新的高頻率、小數N分頻鎖相環(PLL)頻率合成器，適合用于需要低相位噪聲和超精細控制分辨率的應用，例如衛星通信、專用集群移動通信網(PMR)、儀器和無線基站設備，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA網絡。這種25 bit固定系數分頻器提供超精細頻率分辨率。ADI公司的設計軟件和仿真軟件能夠大大簡化和改善環路濾波器設計，該軟件可在ADI公司的網站：http://www.analog.com/adisimp
關鍵字：
通訊 無線 網絡 ADF4157 ADI PLL 放大器
摘要：KH93L001UC是旺宏微電子（蘇州）有限公司推出的單芯片USB Phone解決方案；本文介紹了這顆芯片的基本框架，并詳細介紹了如何采用這款芯片來實現VOIP功能。 關鍵詞：USB，HID，Codec，PLL，網絡電話 1．概述 KH93L001UC是旺宏微電子（蘇州）有限公司2006年推出的USB Phone單芯片解決方案，其內部高度集成了USB Transceiver，Voice Codec，PLL，Regulator，蜂鳴器接口，HID鍵盤接口及GP
關鍵字：
USB HID Codec PLL 網絡電話 MCU和嵌入式微處理器
1 引 言
DDS(Direct Digital Frequency Synthesis，直接數字頻率合成器)是一種從相位概念出發直接合成所需波形的頻率合成技術。由于DDS具有相對頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續線性變化等一系列特點，已被廣泛應用于數字通信系統中。目前，可供用戶選擇的高性能、多功能的專用DDS芯片比較多。然而在某些對控制方式、置頻速率等方面有特殊要求的場合，設計一個基于高性能FPGA(Field Programming Gate Array，現場可編程門陣列)的D
關鍵字：
嵌入式系統 單片機 DDS 混合仿真 MCU和嵌入式微處理器
摘要：在分析了DDS基本原理以及AD9858基本特點的基礎上，介紹了AD9858的送數方式及單片機接口程序。給出了利用AD9858內部寄存器來實現跳頻時間小于50ns的４頻點快速跳頻的具體方法。
關鍵詞：DDS；AD9858；快速跳頻
在電子系統中，常常需要應用頻率合成技術來實現跳頻源設計。頻率合成指對一個高穩定的參考頻率進行各種技術處理，以生成一系列穩定的頻率輸出。目前應用最廣的是鎖相環（ＰＬＬ）頻率合成技術，它是通過改變ＰＬＬ中的分頻比Ｎ來實現跳頻的
關鍵字：
DDS AD9858 快速跳頻 MCU和嵌入式微處理器
數字電視行業正在以驚人的速度發展，LCD和PDP（平板顯示器）已約占總出貨量的50%。據估計，數字電視（DTV）市場在2006年至2010年之間的復合年增長率（CAGR）將猛增到23%。成品數字電視產品價格的迅速下降將導致OEM、ODM和EMS廠商都更加注重減少元器件數量、降低材料成本和加強集成度。從這種意義上講，制造廠商有必要對每一個加入到系統中的元器件進行充分考慮，也包括系統的核心——時鐘。
由于數字電視的產量巨大，制造廠商最關注的就是如何在供應高質量的產品的同時，讓大眾的消費更加劃算。隨著電
關鍵字：
消費電子 鎖相環 PLL 擴頻時鐘 模擬IC
引言
在現代科研機構電路設計、大專院校的電子系統教學中,集成運算放大器作為信號處理的基本器件,應用非常廣泛,準確的掌握集成運放的參數是進行電子系統設計的基本前提。為了方便用戶準確掌握手中運放的各項參數,本文提供了一種采用可編程DDS芯片和MCU的測量系統,可自動測量集成運放的5項基本參數,以小液晶屏顯示測量結果,并可根據需要打印測量的結果,與現有的BJ3195等昂貴測試儀相比,該測量系統功能精簡、操作智能化、人機接口友好。
關鍵字：
嵌入式系統 單片機 DDS MCU 運算放大器 嵌入式
直接數字合成器，是采用數字技術的一種新型頻率合成技術，他通過控制頻率、相位增量的步長，產生各種不同頻率的信號。他具有一系列的優點；較高的頻率分辨率；可以實現快速的頻率切換；在頻率改變時能夠保持相位的連續；很容易實現頻率、相位和幅度的數控調制等。目前可采用專用芯片或可編程邏輯芯片實現DDS[1]，專用的DDS芯片產生的信號波形、功能和控制方式固定，常不能滿足具體需要[2]。可編程邏輯器件具有器件規模大、工作速度快及可編程的硬件特點，并且開發周期短，易于升級，因為非常適合用于實現DDS。
1 DDS的
關鍵字：
嵌入式系統 單片機 DSP Builder DDS FPGA 嵌入式
卓聯半導體公司（Zarlink Semiconductor Inc.）日前宣布推出集成模擬/數字PLL（鎖相環路）的系列器件樣品。新器件滿足所有同步以太網時鐘要求，包括ITU-T（國際電信聯盟）的最新建議標準。
2007年6月通過的ITU-T G.8262 標準 (原G.paclock)規定了同步以太網網絡設備中使用的時鐘器件的最低性能要求。該標準規定的PLL性能參數包括漂移、抖動、瞬態相位、時鐘帶寬、頻率精度和保持等。
“卓聯半導體公司是提供滿足所有同步以太網時鐘要求的單片器件的第一家
關鍵字：
卓聯 PLL
摘要： 給出一種利用AD9959多通道DDS同步特性，簡化測控通信系統中多路DDS同步設計的方案，與原有方案相比具有控制方式靈活、外圍元件少，性能優良等優點。關鍵詞： DDS；同步；AD9959；測控通信
引言近年來，為了提高信息傳輸速率，增強通信抗干擾能力，飛行器測控通信系統已從統一載波體制向擴頻統一測控通信體制發展。但是，這種寬帶擴頻測控技術的應用使得同步設計成為系統實現的難點，尤其對于多頻率源系統，信號之間的嚴格同步更為困難。一般情況下，為了獲得多路DDS的同步，設計者往往會使
關鍵字：
0704_A AD9959 DDS 測控通信 工業控制 同步 雜志_設計天地 工業控制
介紹了一種基于計算機ISA總線、三路同步的DDS信號源的設計。對信號源與ISA總線的接口關系以及多路DDS的同步問題進行了討論。測試結果表明，該信號源的各路DDS具有較好的同步關系和相位噪聲指標。
關鍵字：
ISA DDS 總線 多路
本文研究并實現了基于FPGA(FieldProgrammableGateArray)的智能動態信號源，采用了DDS(DirectDigitalSynt...
關鍵字：
DDS 頻譜 諧波 正弦
王仁發,林秩盛,陸南昌,熊 燕(中山大學 電子與通信工程系, 廣州 510275) 摘 要：研究了DDS+雙PLL構成的新型數字調諧系統:A環產生DDS所需的時鐘信號,B環產生高頻輸出。B環使調諧器輸出頻率f0作較大變化,A環和DDS使f0作小變動。該系統工作頻率為850MHz~925MHz和1700MHz~1850MHz,頻率分辨率可達25kHz。在單片微機控制下,可實現跳頻。 關鍵詞：數字調諧系統 DDS PLL 跳頻
數字調諧系統是現代收發信機的核心,其性能直接影響通信質
關鍵字：
DDS PLL 數字調諧系統 跳頻
dds+pll介紹
您好，目前還沒有人創建詞條dds+pll!
歡迎您創建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473