為實現智能車全景視覺系統的應用研究平臺，設計了一種基于FPGA+雙DSP的實時6通道數字圖像采集與處理系統。該系統由兩片FPGA與兩個DSP組成。第一個FPGA進行多通道視覺圖像采集的同步控制、邏輯處理，第二片FPGA輔助DSP進行海量圖像數據的高速并行處理。
關鍵字：
全景視覺系統 FPGA+DSP 數字圖像采集與處理系統
本文主要完成了嵌入式圖像監控系統的設計，該系統克服了模擬圖像監控技術具有的弊端，在普通家庭、臨時性作業場所中具有很強的應用前景。這些領域一般對視頻傳輸指標的要求不一定很高，但要求便于攜帶，同時功耗較小(例如臨時性場合等)，具有體積小、功耗低、成本低、速度快、穩定性好等特點，可以有效地克服傳統的基于計算機的監控系統的缺點。系統可做為一個智能部件“嵌入”到各種應用系統中，如將其配上網絡接口接上計算機系統，即可構成一個監控網絡系統，是一種相對獨立的OEM部件。
關鍵字：
圖像監控系統 NiosII FPGA
如果能充分利用P89C669的豐富的線性地址資源，將能大大增強系統能力。在一個嵌入式系統開發中，筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機的線性地址擴展了豐富的外部設備資源。
關鍵字：
線性地址 存儲器擴展 CPLD
提出了一種基于DSP及CPLD的掘進機控制系統設計方案,介紹了系統總體設計、CPLD數據采集模塊及CPLD邏輯控制模塊的設計。該系統采用CPLD實現數據采集,在AD采樣環節節省DSP等待時間12μs,25路模擬信號每個采樣周期節省300μs;采用CPLD代替標準邏輯器件實現各種邏輯功能,簡化了硬件電路的設計,提高了控制系統集成度。實際應用表明,該系統能夠滿足掘進機正常生產的要求,具有較強的實時性和較高的可靠性。
關鍵字：
掘進機控制系統 AD采樣 CPLD
針對高速視覺測量系統數據處理速度快、數據處理量大的特點，將FPGA技術與DSP技術相結合，研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺測量系統。詳細介紹了FPGA技術與多DSP技術在數字圖像處理過程中的不同應用、高速視覺測量系統的總體結構以及各部分的工作原理。
關鍵字：
高速視覺測量系統 DSP FPGA
提出一種實時數字化光纖傳輸系統，該系統分為發送端和接收端。發送端用A／D轉換器將輸入的模擬信號數字化，再用FPGA對數據進行處理，并通過光纖傳輸。同時，FPGA還控制A／D轉換器的工作。接收端用串行收發器TLK1501對接收數據進行解碼處理，還原有效信號。實驗表明，該系統實時性好、信號傳輸誤碼率低、工作性能穩定、抗干擾性強，系統具有可行性和有效性。
關鍵字：
高速數字信號傳輸 寬帶 FPGA
參照ISO/IEC 18000-6 Type B 協議設計了一款工作頻率為915 MHz的射頻讀卡器，采用FPGA完成協議中規定的數字信號處理，C8051F020單片機作為主控器。利用Verilog HDL硬件描述語言，搭建FPGA內部各個小模塊及系統的驗證平臺，選用Altera公司Cyclone系列的EP1C6Q240C8芯片為目標器件，使用Quartus II進行綜合，并通過時序和功能驗證。
關鍵字：
射頻讀卡器 數字信號處理 FPGA
近年來，ITS在城市交通管理方面得到了普遍應用，在緩解道路交通、防 范交通違章及事故發生等方面獲得了良好的效果。本文針對ITS應用，特別是電子警察系統的應用，提出了車輛違章視頻檢測方案，以適應ITS的發展需求。
關鍵字：
車輛違章檢測 電子警察 FPGA
雷達信號的檢測多是在干擾背景下進行，如何從干擾中提取目標信號，不僅要求有一定的信噪比，而且必需有恒虛警處理設備。恒虛警處理是雷達信號處理的重要組成部分，慢門限恒虛警處理主要是針對接收機熱噪聲，文中介紹一種基于FPGA嵌入式設計的慢門限恒虛警處理電路，給出了仿真模型及仿真結果，并已將其用于某檢測器中，取得了良好的經濟效益。
關鍵字：
慢門限恒虛警處理電路 內部噪聲 FPGA
介紹了Xilinx FPGA中DCM的結構和相關特性，提出了一種基于Xilinx FPGA的DCM動態重配置的原理方法，并給出了一個具體的實現系統。系統僅通過外部和Xilinx XC4VFX100相連的少數控制線，就可以在輸入100 MHz時鐘源的條件下，對DCM進行50～300 MHz范圍內準確、快速地變頻。本設計系統具有接口簡單、實時性強、穩定性高等特點，目前已成功應用到某星載系統中。
關鍵字：
DCM配置 時鐘源 FPGA
循環冗余碼校驗CRC（Cyclic Redundancy Check）廣泛用于通訊領域和數據存儲的數據檢錯。基于FPGA在通訊領域和數據存儲的應用越來越廣泛,CRC的編碼解碼模塊已經是FPGA上的常用模塊了。采用超前位計算實現CRC在FPGA上的并行運算,通過實際應用證明該算法能有效實現硬件的速度與資源合理平衡。
關鍵字：
數據檢錯 CRC FPGA
一種基于FPGA的數據加密標準算法的實現。就資源優先和性能優先分別使用循環法和流水線法對DES加密算法進行了設計，并對其進行了比較。通過采用子密鑰簡單產生和ROM優化S盒的方法，對流水線法進行改進，達到了資源占用率低、加密速度快的效果。
關鍵字：
數據加密標準算法 DES FPGA 流水線
提出了一種基于FPGA的虛擬邏輯分析儀的設計。該系統對采集到的模擬或數字信號進行存儲、處理和邏輯分析。通過FPGA控制數據單次或連續采集、緩沖，通過PCI總線將緩沖區數據轉移到硬盤管理卡，由硬盤管理卡將數據存入海量硬盤。
關鍵字：
虛擬邏輯分析儀 PCI總線 FPGA
某型導彈測試設備控制總線為通用的ISA總線，而通信接口總線為非標準的MMи總線。在此以FPGA為核心設計了一種ISA總線／MMи總線轉換電路，該電路可以完成2種制式的數據和控制指令轉換。給出了轉換電路原理框圖、FPGA配置電路和地址比較電路原理圖。實驗結果表明該電路具有轉換數據準確，工作可靠等優點。實際應用表明，該電路完全能達到測試設備的要求。
關鍵字：
MMи總線 測試設備 FPGA
以AT45DB041B為例，將FPGA和大容量串行flash存儲芯片的優點有效地結合起來，實現了FPGA對串行存儲芯片的高效讀寫操作，完成了對大量測量數據的存儲處理和與上位機的交換，并在某電力局項目工頻場強環境監測儀中成功應用。
關鍵字：
Flash 串行存儲 FPGA
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473