- 介紹了一種以FPGA 可編程邏輯器件為設計平臺的、采用大屏幕全彩led 顯示屏進行全彩灰度圖像顯示的掃描控制器實現方案。經過對“19 場掃描”理論灰度實現原理的分析，針對采用該方法實現的全彩LED
- 關鍵字：
LED 顯示屏設計 FPGA
- 針對調制樣式在不同環境下的變化，采用了FPGA部分動態可重構的新方法，通過對不同調制樣式信號的解調模塊的動態加載，來實現了不同環境下針對不同調制樣式的解調這種方式比傳統的設計方式具有更高的靈活性、可擴展性，并減低了成本和功耗該設計方案同時也介紹了FPGA部分動態可重構的概念和特點，可以對其它通信信號處理系統設計提供一定的參考。
- 關鍵字：
可重構技術 解調模塊 FPGA
- 最近FPGA供應商推出的新型可編程器件進一步縮小了FPGA和ASIC之間的性能差別。盡管這類器件的可配置性對設計工程師很有吸引力，但使用這 些器件所涉及的復雜設計規則和接口協議，要求設計工程師經過全面的培訓，并需要進行參考設計評估、設計仿真和驗證工作。另一方面，FPGA應用中非常復雜 的模擬設計，例如用于內核、I/O、存儲器、時鐘和其它電壓軌的DC/DC穩壓器，也要求新的解決方案。本文討論的高性能DC/DC轉換器有助于系統設計 工程師克服這些挑戰。
- 關鍵字：
電壓軌 DC/DC FPGA
- 本文設計的系統采用PLX公司生產的CPCI協議轉換芯片PCI9054，通過Verilog HDL語言在FPGA中產生相應的控制信號，完成對數據的快速讀寫，從而實現了與CPCI總線的高速數據通信。
- 關鍵字：
CPCI協議轉換 Verilog FPGA
- 針對數據采集系統有信號形式多樣、實時傳輸和靈活配置的要求，介紹了一種基于FPGA的數據采集和傳輸系統，以及系統數字電路的程序設計。該系統以現場可編程邏輯陣列（FPGA）作為數據采集、預處理、組幀和傳輸的控制核心，通過低速串口接收控制命令，以高速USB接口向控制臺發送采集數據幀，設計了數字FIR濾波器濾除采集電路的信號干擾。
- 關鍵字：
數字FIR濾波器 數據采集系統 FPGA
- 為實現某專用接口裝置的接口功能檢測，文中詳細地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設計了該類型編碼的接收、發送電路。重點分析了電路各模塊的設計思路。電路采用SOPC模塊作為中心控制器，設計簡潔、可靠。試驗表明：該設計系統運行正常、穩定。
- 關鍵字：
串行編碼 SOPC FPGA
- 目前基于銅電纜的高速串口能夠以數千兆位速率進行數據傳送，并可通過使用多個并行通道達成超過100Gbps的數據傳輸率，不過傳送的距離卻受到限制，一個可以改善傳輸距離的作法是使用光互連來取代銅電纜，Alt
- 關鍵字：
DSP LGA FPGA DDM
- 設計了一組基于CPLD的PLC背板總線協議接口芯片，協議芯片可以區分PLC的背板總線的周期性數據和非周期性數據。詳細介紹了通過Verilog HDL語言設計狀態機、協議幀控制器、FIFO控制器的過程，
- 關鍵字：
PLC FIFO CPLD 總線協議
- 為了提高指紋識別系統的實時性和處理速度，設計和實現了一種基于FPGA的嵌入式指紋識別系統。該系統采用處理器結合自定義硬件邏輯的方法，以下載到FPGA的MICOBLAZE嵌入式軟核為系統控制模塊，運用FPGA路基單元實現指紋圖像的處理。
- 關鍵字：
指紋識別 MICOBLAZE FPGA
- 1 引言近年來，由于微電子學和計算機技術的迅速發展，給EDA技術行業帶來了巨大的變化。 HDL（hardware description language）硬件描述語言是一種描述電路行為的
- 關鍵字：
Verilog CPLD FPGA HDL 漢明碼
- 介紹了一種基于CPLD的圖像采集系統,詳細論述了線陣CCD的驅動方法、圖像信號的處理與傳輸,并給出了測試結果。此系統很好地完成了高速運動狀態下的圖像采集工作。
- 關鍵字：
CCD 圖像采集 CPLD
- GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本文擬討論用ALTERA公司的低成本 CPLD 來實現 GPIB 控制器的功能。GPIB 控制器芯片的硬件設計主 要分為狀態機的實現、數據通道和微處理接口的設計。本文重點介紹了各個模塊的實現原理。
- 關鍵字：
GPIB控制器 自動測試系統 CPLD
- 由于Canny算法自身的復雜性，使得其做邊緣檢測的處理時間較長。針對這個問題，提出和實現了一種Canny算法的硬件加速功能。加速功能的設計是以FPGA為硬件基礎，并采用了流水線技術來對系統的結構改進和優化。最后通過對有加速器和無加速器的系統分別做圖像處理，并對統計時間對比分析。結果表明經過加速改進的系統相對節約了處理時間，并能實時高效地處理復雜圖像的邊緣。
- 關鍵字：
流水線技術 圖像處理 FPGA
- 簡要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關處理的基礎上,提出了采用補碼配對相減匹配濾波法實現同步提取的新方法。該方法僅利用減法器和加法器,不僅使電路設計簡單,而且使電路得到極大的優化,大大節省了FPGA內部資源。
- 關鍵字：
M序列碼 幀同步提取 FPGA
- 現場可編程邏輯門陣列（FPGA）在通信系統中的應用越來越廣泛。隨著通信系統的復雜化和功能多樣化,很多系統需要在不同時刻實現不同的功能,多數場合需要FPGA能夠支持在線動態配置;在某些安全領域,需要對FPGA程序進行加密存儲、動態升級。這里根據應用趨勢提出了一種基于CPU＋CPLD的可靠的FPGA動態加載方法。該方法具有靈活、安全、可靠的特點,在通信電子領域具有一定的參考價值。
- 關鍵字：
動態配置 FPGA CPLD
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
