- 介紹了一種基于ARM和FPGA的嵌入式控制系統，該系統既能獨立運行又能在計算機輔助下運行，是一種兼具柔性和開放性的系統。利用ARM的強大的數據流轉換功能和FPGA的快速配置能力，實現硬件可重構。給出了系統的總體結構、ARM和FPGA之間的通信設計，重點給出了基于NiosII的嵌入式可重構底層控制設計，PWM功能模塊在FPGA上的實現。設計的系統集成度高、靈活。實驗表明系統具有高可靠性，能滿足服務機器人外圍器件多樣性控制的要求。ARM和FPGA不僅可以并行運行處理數據，其之間又可以互相通信，實現了系統的擴展
- 關鍵字：
硬件可重構 NiosII FPGA
- 介紹一種基于FPGA的精密離心機光柵信號細分系統。說明了光柵信號的產生過程和基本處理方法，提出了一種綜合EDA技術與光柵莫爾條紋電子學細分技術的設計方案。通過VerilogHDL實現該系統的主要設計，并利用ISE軟件進行了仿真試驗。試驗表明,該系統具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點。
- 關鍵字：
ISE 信號細分系統 光柵信號 FPGA
- 針對模型預測控制在微型設備及嵌入式系統應用中的實時性問題,從硬件實現控制算法的角度研究了基于FPGA（field programmable gate array）的預測控制器的設計和實現。采用基于Nios II嵌入式軟核處理器的FPGA/SOPC（system on pro-grammable chip,可編程片上系統）方案,在FPGA芯片上構建SOPC系統,設計SOPC的硬件及軟件系統,實現了基于FPGA的預測控制器;建立了基于FPGA和dSPACE系統的實時仿真平臺,并進行了控制器實時仿真實驗。實時
- 關鍵字：
模型預測控制 SOPC FPGA
- 設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時候選用。這種方法也適合于不定長包的處理。
- 關鍵字：
FIFO 信元 FPGA
- 介紹大規模、高速度的FPGA在小型漁用聲納系統設計中的應用。在該系統設計中，采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個系統的功能集成在了一片芯片上。實踐證明,即降低了成本,又縮短了設計和調試的時間。
- 關鍵字：
漁用聲納系統 片上系統 FPGA
- 本文從實際應用的角度出發，采用FPGA作為主控芯片，設計了一款數字視頻接口轉換設備，該設備針對于MT9M111這款數字圖像傳感器產生的ITU-R BT.656格式數據進行采集、色彩空間變換、分辨率轉換等操作，完成了從ITU-R BT.656格式數據到DVI格式數據的轉換，使得MT9M111數字圖像傳感器的BT656數據格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統空閑時的待機狀態實現了整機的低功耗，適用于
- 關鍵字：
圖像分辨率 視頻接口轉換 FPGA
- Altera低功耗28-nm器件的優點包括，降低產品成本，降低或者放寬功耗預算，較低的散熱要求，能夠滿足更多的市場需求，在同樣的散熱和功耗預算內進一步提高性能等。采用最全面的方法降低28-nm產品的功耗，Altera幫助設計人員滿足了迫切的低功耗需求。
- 關鍵字：
Altera 28nm FPGA
- 通過 FPGA實現音樂流水燈的控制, 實質上就是將不同音階與特定頻率的方波信號對應起來, 以方波信號驅動蜂鳴器發出音樂, 再根據不同音階來控制流水燈的閃爍。與借助微處理器實現樂曲演奏相比, 以純硬件方式完成樂曲演奏電路更直觀。EDA工具和硬件描述語言發揮了強大功能,提供了設計可能性。
- 關鍵字：
ALU 音樂流水燈 FPGA
- 設計了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個18 b有符號或17 b無符號數的乘法運算。該設計基于改進的布斯算法，提出了一種新的布斯譯碼和部分積結構，并對9-2壓縮樹和超前進位加法器進行了優化。該乘法器采用TSMC 0．18μn CMOS工藝，其關鍵路徑延遲為3．46 ns。
- 關鍵字：
布斯算法 18×18乘法器 FPGA
- 為實現頻譜監測、通信偵察等任務，提出了一種基于軟件無線電的數字偵察接收機的軟、硬件體系結構。該接收機基于高速數字信號處理器、大規模現場可編程門陣列、高速AD芯片、高精度大動態范圍AGC電路，實現了信號的寬頻段、寬帶接收；采用盲信號處理技術，實現了對未知信號的參數辨識、分類、盲解調。
- 關鍵字：
頻譜監測 軟件無線電 FPGA
- 介紹以圖像處理為應用背景、基于FPGA芯片建立的多軟核系統設計。系統中包含兩個Nios II軟核處理器和兩個用于進行圖像顏色空間轉換的CSC MegaCore IP核。兩個Nios II軟核處理器共享程序存儲器、數據存儲器及啟動存儲器。在硬件設計方面，CSC MegaCore IP作為外圍組件通過一個自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統中。在軟件設計方面，運行在每個Nios II軟核處理器上的程序通過硬件Mutex核協調對共享數據存儲器的訪問。
- 關鍵字：
圖像處理 多軟核系統 FPGA
- 以Altera公司的QuartusⅡ7．2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核NiosII，構成可編程片上系統(SOPC)，利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用SOPC技術，在一片FPGA芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
- 關鍵字：
直接數字頻率合成 IP核 FPGA
- 基于遺傳算法的組合邏輯電路的自動設計，依據給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現的方法在速度上往往受到本質是串行計算的計算機制約，因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設計了遺傳算法的各個模塊，實現了基于FPGA的遺傳算法。
- 關鍵字：
遺傳算法 自然進化 FPGA
- 現場可編程門陣列（Field Programmable Gate Array,FPGA）在通信、圖形、控制、計算等領域的廣泛應用,已經成為當今電子系統中的重要組成部分.隨著越來越多的系統采用FPGA實現核心設計,使得FPGA中的設計和知識產權變得更加重要,建立FPGA代碼運行安全體系已成為大型產品設計中重要的考慮因素.本文闡述了FPGA的多種安全解決方案,并探討分析了FPGA的設計安全性.
- 關鍵字：
代碼運行安全 安全解決方案 FPGA
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
