- 本文論述了利用用FPGA來開發DDS函數發生器的總體設計思路，詳細討論了任意波形產生、頻率精確調整、雙路移相輸出、PWM調制波產生、D/A轉換與濾波電路、鍵盤與顯示等諸方面軟硬件實現方法。 整個設計
- 關鍵字：
DDS 任意波形發生器 FPGA
- 研究了基于FPGA的同步FIFO和移位寄存器，利用同步FIFO作為大幅面高速彩色噴繪機噴頭與上位機之間數據傳輸以及接口數據傳輸的緩存模塊。該設計在保證數據傳輸實時性的前提下，解決了噴頭和上位機像素數據格式方向不一致的問題，并消除了部分數據冗余。
- 關鍵字：
同步FIFO 彩色噴繪機 FPGA
- 由于B超中為了增強圖像分辨率，通道都比較多，大多是16、24、48、64甚至更多通道。這些通道電子元器件完全一樣，要求各通道的一致性要好，在裝整機前，最好有測試手段和方法，對所有通道能進行測試，以去除器件本身和焊接電路板中出現的問題，基于此目的，本人設計了B超檢測工裝。
- 關鍵字：
B超檢測工裝 圖像分辨率 CPLD
- 介紹了基于Altera公司EP1K30TC144芯片的電梯控制器設計過程，描述了該控制系統的功能。該設計采用VHDL語言進行編程，以QUARTUSⅡ軟件為開發平臺，對本設計進行了仿真，并使用JTAG將程序代碼下載到實驗板上進行了硬件驗證。
- 關鍵字：
JTAG 電梯控制器 FPGA
- 介紹了一種基于FPGA的水聲信號數據采集與存儲系統的設計與實現,給出了系統的總體方案,并對各部分硬件和軟件的設計進行了詳細描述。系統以FPGA作為數據的控制處理核心,以存儲容量達2 GB的大容量NAND型Flash作為存儲介質。該系統主要由數據采集模塊、數據存儲模塊和RS-232串行通信模塊組成,具有穩定可靠、體積小、功耗低、存儲容量大等特點,實驗證明該系統滿足設計要求。
- 關鍵字：
數據采集 Flash FPGA
- 爆速儀是一種用來測量火藥爆炸速度的儀器,其性能的優劣及穩定性對測速的結果將有直接影響。傳統爆速儀的前端計數電路一般都是采用分立元器件實現,結構擁擠,且保密性不高。為了在滿足爆速儀設計的微型化的同時滿足較高時鐘要求,在爆速儀的前端計數模塊和自檢電路部分的設計中利用CPLD器件代替傳統的分立元器件電路,并利用Qu-artusⅡ軟件對設計進行仿真。
- 關鍵字：
爆速儀 計數器 CPLD
- 介紹了采用CPLD和Flash器件對FPGA實現快速并行配置，并給出了具體的硬件電路設計和關鍵模塊的內部編程思路。
- 關鍵字：
FPGA配置 JTAG CPLD
- 在交流伺服驅動系統概念的基礎上，提出了基于ACTEL現場可編程邏輯器件APA300的光電編碼器與光柵尺信號處理電路設計原理，該電路由4倍頻細分、辨向電路、計數電路組成，信號處理模塊通過VHDL語言實現。
- 關鍵字：
交流伺服系統 VHDL FPGA 光柵尺信號處理
- 針對主飛行顯示儀對圖形處理和顯示的苛刻要求，采用基于儀器總線和擴展總線的高速陣列信號處理板的設計模式，提出了一種基于硬件加速的PFD圖形顯示設計方法。該方法實現了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎，提高了PFD圖形生成和顯示的實時性和可靠性。實踐證明，該設計顯著解決了PFD圖形顯示系統中的速度瓶頸。
- 關鍵字：
圖形處理 圖形合成 FPGA
- intevac是商用和軍用市場光學產品的前沿開發商。本文介紹該公司nightvista嵌入式電子系統的開發，該產品是高性能超低亮度緊湊型攝像機。該攝像機最初采用了流行的數字信號處理器、幾個assp和外部存儲器件。系統對性能的需求越來越高，工程師團隊決定試驗一種替代方案——在可編程邏輯中實現可配置軟核處理器。
- 關鍵字：
圖像處理 NIOS FPGA
- 圍繞小衛星體積小、重量輕和價格低廉的特點，一個多CPU共享內存的系統（CPU仍然采用有相應宇航級器件的8086）將是比較合適的選擇。同時為了提高共享內存的數據通信帶寬，使其不成為整個系統的瓶頸，本文提出了一個用ASIC設計一個共享總線開關網絡（簡稱SBSN，下同），組合成Omega網絡的方案，以消除對某一組內存的總線競爭，實現多CPU對共享分組存儲系統的低位交叉并行訪問。
- 關鍵字：
并行存儲器 多CPU共享內存 FPGA
- 多加數的加法器是FPGA的一個比較常見的應用。仿真對比了其三種實現方案的性能和所消耗資源，得出進位保留加法陣列是首選方案。針對進位保留加法陣列實現的復雜性給出了一個加法陣列的HDL代碼生成器，極大地簡化了加法陣列的設計工作。
- 關鍵字：
HDL代碼生成器 加法器 FPGA
- 本文就調試FPGA系統時遇到的問題及有助于提高調試效率的方法，針對Altera和Xilinx的FPGA調試提供了最新的方法和工具。
- 關鍵字：
邏輯分析儀 測試內核 FPGA
- 提出了基于FPGA對IDE硬盤數據進行AES加解密的方法。對算法進行了改進和優化，以降低加解密過程對IDE硬盤數據傳輸速度的影響。
- 關鍵字：
AES加解密 IDE FPGA
- 隨著軟件產品的廣泛應用，對軟件的知識產權保護也開始重要。軟件產品通過系列號碼加密，每一個軟件均有唯一的產品系列號碼。軟件產品配置加密電路板后，軟件產品和該產品軟件加密板同時售出，用戶在使用時一套軟件要配備一塊加密板，通過控制加密板，就可以保證軟件產品安全。
- 關鍵字：
知識產權保護 加密電路板 CPLD
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
