- 實際上，推動某項或幾項技術發展方向的真正動力是市場與技術的綜合因素，技術本身或內在的發展慣性并不是最重要的，或者說并非唯一決定性因素。
- 關鍵字：
FPGA DSP
- Altera公司日前宣布，開始提供業界第一款集成增強前向糾錯(EFEC) IP內核，該內核針對高性能Stratix IV和Stratix V系列FPGA進行了優化。EFEC7和EFEC20是Altera Newfoundland技術中心 (以前的Avalon Microelectronics) 開發的多維IP內核，專門面向城域和長距離光傳送網(OTN)等100G應用而設計。
- 關鍵字：
Altera FPGA
- 隨著軟件無線電技術和FPGA、DSP、AD 等技術的高速發展，數字接收機的應用日益廣泛。為了擴大數字接收機的ADC 動態范圍，廣泛采用了自動增益控制(AGC) ，使接收機的增益隨著信號的強弱進行調整，其性能的好壞直接
- 關鍵字：
FPGA AGC 動態 數控
- 本文給出的視頻采集和顯示模塊在設計時，選取分辨率為768times;494像素的NTSC制式， 并選用輸出像素為640times;480的CCD攝像頭； FPGA選取Altera CyclONeⅡ系列Ep2c35F672c36 (內含35000個邏輯單元)； 主動串行配
- 關鍵字：
FPGA 視頻采集 顯示模塊
- 摘要：對傳統的數字化轉角測量方法進行了簡要介紹，提出了一種能夠提高測角分辨率的脈沖細分技術，并結合激光陀螺輸出信號對該方法進行了誤差分析。接著利用FPGA對此項技術進行了硬件實現，具體描述了電路各部分的工
- 關鍵字：
FPGA 脈沖 電路
- 摘要：根據現代電子系統對信號源的頻率穩定度、準確度及分辨率越來越高的要求，結合直接數字式頻率合成器(DDS)的優點，利用FPGA芯片的可編程性和實現方案易改動的特點，提出了一種基于FPGA和DDS技術的任意波形發生器
- 關鍵字：
FPGA DDS 任意波形發生器
- 摘要：為了取代傳統利用單片機驅動微型打印機，使用Altera公司的FPGA芯片EP3C225Q240C8N設計驅動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VHDL實現對微型打印機的時序控制，并通
- 關鍵字：
FPGA VHDL 微型打印機 驅動設計
- 摘要：提出一種基于FPGA的簡易數字示波器設計方法，硬件上采用以Altera公司的EP2C8Q208CN現場可編程門陣列芯片作為核心器件，同時結合FPGA和NIOS軟核的優勢，設計高效的片上可編程系統(SoPC)對高速A／D所采集的數據進
- 關鍵字：
FPGA 數字示波器
- 設計了一種基于FPGA的1024點16位FFT算法，采用了基4蝶形算法和流水線處理方式，提高了系統的處理速度，改善了系統的性能。提出了先進行前一級4點蝶形運算，再進行本級與旋轉因子復乘運算的結構。合理地利用了硬件資源。對系統劃分的各個模塊使用Verilog HDL進行編碼設計。對整個系統整合后的代碼進行功能驗證之后，采用QuartusⅡ與Matlab進行聯合仿真，其結果是一致的。該系統既有DSP器件實現的靈活性又有專用FFT芯片實現的高速數據吞吐能力，在數字信號處理領域有廣泛應用。
- 關鍵字：
FPGA FFT 算法 硬件實現
- 摘要：介紹了一種基于ARM平臺、以太網和GPRS無線通信技術的智能家居遠程監控系統，給出了系統的組成及工作原理，著重闡述了系統主要硬件和軟件的設計。智能家居遠程監控系統的核心是嵌入式Web服務器。通過該嵌入式We
- 關鍵字：
FPGA 跳頻通信 頻率合成器
- 引言
檢測系統的可重構設計是檢測技術的發展方向。可重構設計是指利用可重用的軟硬件資源，根據不同的應用需求，靈活地改變自身體系結構的設計方法。對于檢測系統而言，可重構可以分為軟件可重構和硬件可重
- 關鍵字：
CPLD ARM 可重構 檢測系統設計
- 摘要：FPGA可以通過串行接口進行配置。本文對傳統的配置方法進行了研究，并從更新配置文件的方法入手，提出了利用處理機通過網絡更新的方法，給出了一個用CPLD和Flash對FPGA進行配置的應用實例。
關鍵詞：現場可編程
- 關鍵字：
Flash CPLD FPGA
- 摘要：AD／DA模塊通過Multibus總線與主機通訊，通過AD接口采集數據，經過控制軟件處理，輸出模擬量驅動執行機構。本文簡要介紹了AD／DA模塊的設計原理和實現方法，并對一些關鍵技術進行介紹。
關鍵詞：AD／DA模塊；
- 關鍵字：
AD／DA 采集數據 放大器 CPLD
- 分析了擴頻測距理論原理與優勢，給出了一種基于FPGA的快速擴頻測距模型。通過運用FFT IP Core計算收發序列間的互相關函數，可以實現快速捕獲。仿真結果表明，該方法具有速度快、誤差小、設計靈活、效率高的特點。
- 關鍵字：
FPGA 擴頻 快速捕獲 仿真研究
- 介紹了一種基于可編程邏輯器件FPGA和硬件描述語言VHDL的32位ALU的設計方法。該ALU采取層次化設計方法，由控制模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成，能實現32位有符號數和無符號數的加減乘除運算，另外還能實現9種邏輯運算、6種移位運算以及高低字節內容互換。該ALU在QuartuslI軟件環境下進行了功能仿真，通過驗證表明，所設計的ALU完全正確，可供直接調用。
- 關鍵字：
FPGA ALU 軟核
cpld／fpga介紹
您好，目前還沒有人創建詞條cpld／fpga!
歡迎您創建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
