asic ip核文章最新資訊

一種高速I(mǎi)2C總線(xiàn)從器件接口IP核的設(shè)計(jì)與實(shí)現(xiàn)

I2C總線(xiàn)作為一種事實(shí)上的國(guó)際標(biāo)準(zhǔn)，在超過(guò)100種不同的IC上實(shí)現(xiàn)并且得到超過(guò)50家公司的許可。它具有連線(xiàn)少，結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。本文介紹了一種高速I(mǎi)2C從器件接口電路IP核設(shè)計(jì)。在系統(tǒng)應(yīng)用中，單片機(jī)作為主控器件，本IP核作為從器件中的接口電路，它們通過(guò)I2C總線(xiàn)相連，實(shí)現(xiàn)MCU對(duì)IC或FPGA中相關(guān)寄存器的訪(fǎng)問(wèn)。從而代替了MCU通用的地址數(shù)據(jù)接口，大大減少了IC或FPGA的管腳數(shù)量，節(jié)省了I/O資源，這對(duì)于I/O資源緊張的IC設(shè)計(jì)和FPGA開(kāi)發(fā)是非常有意義的。
關(guān)鍵字： FPGA I2C總線(xiàn) IP核 201107

基于SoPC的SD卡控制器IP核的設(shè)計(jì)

摘要:針對(duì)目前在嵌入式平臺(tái)中使用SD卡控制器專(zhuān)用芯片價(jià)格昂貴、軟件模擬SPI時(shí)序控制讀寫(xiě)速度較慢的問(wèn)題...
關(guān)鍵字：控制器 IP核 Quartus II

基于FPGA IP核的線(xiàn)性調(diào)頻信號(hào)脈沖壓縮

近年來(lái)，隨著現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)在雷達(dá)信號(hào)處理中的廣泛應(yīng)用以及FPGA芯片技術(shù)的發(fā)展，為大家提供了一種較好...
關(guān)鍵字：調(diào)頻信號(hào) IP核脈沖壓縮

一種ASIC硬件圖像匹配最大互相關(guān)算法的設(shè)計(jì)和實(shí)現(xiàn)

一種ASIC硬件圖像匹配最大互相關(guān)算法的設(shè)計(jì)和實(shí)現(xiàn),圖像匹配是指通過(guò)一定的匹配算法在兩幅或多幅圖像之間識(shí)別同名點(diǎn)，如二維圖像匹配中通過(guò)比較目標(biāo)區(qū)和搜索區(qū)中相同大小的窗口的相關(guān)系數(shù)，取搜索區(qū)中相關(guān)系數(shù)最大所對(duì)應(yīng)的窗口中心點(diǎn)作為同名點(diǎn)。其實(shí)質(zhì)是在基元相似性
關(guān)鍵字：相關(guān) 算法設(shè)計(jì) 實(shí)現(xiàn) 最大匹配 ASIC 硬件圖像一種

線(xiàn)性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

摘要：為實(shí)現(xiàn)線(xiàn)性調(diào)頻信號(hào)的數(shù)字脈沖壓縮，設(shè)計(jì)一個(gè)FPGA硬件平臺(tái)，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計(jì)方法。針對(duì)脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計(jì)完成后對(duì)系統(tǒng)軟、硬件進(jìn)行了全面測(cè)試，并根據(jù)實(shí)測(cè)數(shù)
關(guān)鍵字： FPGA 線(xiàn)性調(diào)頻信號(hào) IP核脈沖壓縮

萊迪思和FLEXIBILIS推出首個(gè)FPGA以太網(wǎng)交換IP核

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網(wǎng)交換（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太網(wǎng)第2層，每個(gè)端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線(xiàn)銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個(gè)隊(duì)列。
關(guān)鍵字： LSCC FES – HSR IP核

數(shù)字下變頻(DDC)中坐標(biāo)變換模塊的ASIC實(shí)現(xiàn)

數(shù)字下變頻(DDC)中坐標(biāo)變換模塊的ASIC實(shí)現(xiàn),數(shù)字下變頻器中坐標(biāo)變換模塊的ASIC實(shí)現(xiàn)1．引言

數(shù)字下變頻(DDC)技術(shù)是軟件無(wú)線(xiàn)電接收機(jī)的核心技術(shù)。其基本功能是從輸人的寬帶高速數(shù)字信號(hào)中提取所需的窄帶信號(hào)，將其下變頻為數(shù)字基帶信號(hào)，并轉(zhuǎn)換成較低的數(shù)據(jù)率
關(guān)鍵字：模塊 ASIC 實(shí)現(xiàn) 變換坐標(biāo) 變頻 DDC 數(shù)字

數(shù)字下變頻器中坐標(biāo)變換模塊的ASIC實(shí)現(xiàn)

1．引言數(shù)字下變頻(DDC)技術(shù)是軟件無(wú)線(xiàn)電接收機(jī)的核心技術(shù)。其基本功能是從輸人的寬帶高速數(shù)字信號(hào)...
關(guān)鍵字：數(shù)字下變頻 DDC ASIC 坐標(biāo)變換

ASIC后端設(shè)計(jì)中的時(shí)鐘樹(shù)綜合

摘要：時(shí)鐘樹(shù)綜合是當(dāng)今集成電路設(shè)計(jì)中的重要環(huán)節(jié)，因此在FFT處理器芯片的版圖設(shè)計(jì)過(guò)程中，為了達(dá)到良好的布局效果，采用時(shí)序驅(qū)動(dòng)布局，同時(shí)限制了布局密度；為了使時(shí)鐘偏移盡可能少，采用了時(shí)鐘樹(shù)自動(dòng)綜合和手動(dòng)修改
關(guān)鍵字： ASIC 后端設(shè)計(jì) 時(shí)鐘樹(shù)

賽靈思變革生態(tài)系統(tǒng)加速可編程平臺(tái)主流應(yīng)用進(jìn)程

　　日前，全球可編程平臺(tái)領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布，為建立新的 FPGA 應(yīng)用市場(chǎng)，賽靈思公司將通過(guò)其開(kāi)放式平臺(tái)以及對(duì)業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)，推動(dòng)賽靈思聯(lián)盟計(jì)劃向縱深層次發(fā)展。作為該計(jì)劃的一部分，賽靈思將幫助 FPGA 用戶(hù)根據(jù)其具體的設(shè)計(jì)與開(kāi)發(fā)要求更方便快捷地找到理想的合作伙伴，同時(shí)提升客戶(hù)與賽靈思聯(lián)盟計(jì)劃成員合作時(shí)的滿(mǎn)意度和質(zhì)量。　　賽靈思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級(jí)總監(jiān) Dave Tokic 指出： “客戶(hù)開(kāi)始越來(lái)
關(guān)鍵字： Xilinx ASIC ASSP

三大系列28nm器件成功融入主流高端ASIC和ASSP市場(chǎng)

　　自上世紀(jì)80年代中期FPGA作為1,500 ASIC等效門(mén)器件首次進(jìn)入市場(chǎng)以來(lái)，F(xiàn)PGA已經(jīng)取得了長(zhǎng)足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，F(xiàn)PGA準(zhǔn)備實(shí)踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過(guò)更低的傳統(tǒng)上由ASIC和ASSP占據(jù)主要地位的中低批量應(yīng)用市場(chǎng)的總擁有成本，同時(shí)為大批量應(yīng)用市場(chǎng)提供等同的總擁有成本，賽靈思進(jìn)而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應(yīng)商。另外，這種總擁有成本上的優(yōu)勢(shì)與傳統(tǒng)上FPGA能夠加速產(chǎn)品面市和降低
關(guān)鍵字： Xilinx 28nm ASIC ASSP

Tensilica成首家獲DTS廣播認(rèn)證的音頻IP核供應(yīng)商

　　Tensilica日前宣布，成為首家獲得DTS廣播和DTS DMP(數(shù)字媒體播放器)認(rèn)證的音頻IP(自主知識(shí)產(chǎn)權(quán))核供應(yīng)商。該項(xiàng)認(rèn)證基于Tensilica HiFi 2和HiFi EP音頻DSP(數(shù)字信號(hào)處理器)IP核以及優(yōu)化的軟件程序，為開(kāi)發(fā)人員提供了經(jīng)過(guò)驗(yàn)證的SoC(片上系統(tǒng))解決方案，可縮短新的全兼容設(shè)計(jì)的面市時(shí)間。Tensilica也曾于2009年9月成為首家獲得DTS-HD Master Audio認(rèn)證的IP核供應(yīng)商。
關(guān)鍵字： Tensilica IP核

智能卡控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文介紹了一款兼容ISO7816-3協(xié)議的智能卡控制器IP核。該IP核能實(shí)現(xiàn)對(duì)智能卡的探測(cè)、電源管理、復(fù)位和...
關(guān)鍵字： ASIC ISO7816 智能卡 IP核 Verilog 語(yǔ)言

ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)

ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì),ASIC和FPGA具有不同的價(jià)值主張，在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了ASIC和FPGA 的優(yōu)勢(shì)與劣勢(shì)：FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)
FPGA 的設(shè)計(jì)優(yōu)勢(shì)
關(guān)鍵字：劣勢(shì) 優(yōu)勢(shì) FPGA ASIC

ASIC原型驗(yàn)證板DDR2 速率再攀高峰

　　唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗(yàn)證平臺(tái)半年來(lái)在用戶(hù)項(xiàng)目使用中，從性能、價(jià)格、穩(wěn)定性來(lái)說(shuō)已得到了用戶(hù)的很高評(píng)價(jià)，當(dāng)然，唐芯微人還是不失抓住每一次售后機(jī)會(huì)，把握用戶(hù)提出的問(wèn)題和建議，配合用戶(hù)完成項(xiàng)目的同時(shí)對(duì)這款產(chǎn)品進(jìn)行一次次優(yōu)化修正，不但用戶(hù)對(duì)唐芯微電子售后服務(wù)有了更進(jìn)一步體會(huì)，而且?guī)醉?xiàng)技術(shù)成果的突破也讓用戶(hù)刮目相看。　　比如，在這一定要再提一下的是，經(jīng)過(guò)唐芯微(Infix-IP)
關(guān)鍵字：唐芯微電子 ASIC