40nm工藝帶來全新競爭力

　　全球能源問題的集中爆發，讓半導體產品的發展不再僅僅追求性能的提升，而是要綜合考慮性能、功耗與成本的平衡點。與眾多先進電源管理方案實現降低系統功耗相比，制程工藝的進步才是提升性能和降低功耗最根本的辦法，轉向更高制程無疑是提升半導體產品性能功耗比和市場競爭力最直接有效的辦法。

　　市場研究機構Gartner Dataquest產業分析師Kay-Yang Tan表示，過去數十年來，集成器件制造商(IDM)在工藝技術及服務的創新方面扮演領航者的角色，未來也將繼續在新一代產品的開發上扮演重要的角色。同時，專業集成電路制造服務公司在新產品開發生產中扮演越來越重要的角色，所產出芯片的市場銷售金額占全球半導體業的比例已從1998年的9.2%增加到2008的25.3%。

　　圖1 TSMC先進工藝路線圖

　　2007年底，Intel將通用芯片的制程帶入45nm，而為了給客戶提供更好地服務，代工巨頭臺積電(TSMC)在2008年率先開始提供更先進的40nm工藝，新的代工藝包括提供高效能優勢的40nm通用型工藝(40G)以及提供低耗電量優勢的40nm低耗電工藝(40LP);同時提供完備的40nm設計服務套件及包括經過工藝驗證的合作廠商硅智材、設計自動化工具，以及TSMC的電性參數模型(SPICE Model)及核心基礎硅智材的完整設計生態環境。

　　當然，40nm和45nm屬于同一代制程，芯片設計人員無需更改芯片設計或采用新的設計準則，只要采用TSMC的45nm工藝設計流程，便可以直接獲得40nm工藝所提供的競爭優勢。TSMC希望新工藝的變化務必使在芯片制造端這一轉換過程清楚透明，讓芯片設計人員沒有后顧之憂，可以專心致力于提升產品的效能。40nm工藝的主要特點包括：

• 　　芯片門密度(Raw gate density)是65nm工藝的2.35倍;
• 　　運作功率(Active power)較45nm工藝減少幅度可達15%;
• 　　創下業界SRAM單位元尺寸及宏尺寸的最小紀錄;
• 　　提供通用型工藝及低耗電工藝以滿足多種不同產品應用;
• 　　已經有數十個客戶進行產品設計;
• 　　客戶已經頻繁使用晶圓共乘服務進行產品驗證。