一種系統芯片的功能測試方法

　　3.2 功能測試平臺的構建

　　本設計的功能測試主要采用基于可編程器件建立測試平臺。

　　從圖1可以看出，“成電之芯”主要有以下幾類接口：36位的輸入信號總線Input，用來為芯片提供初始輸入激勵；32位的初始化數據總線Initial_bus，用來為芯片提供DSP核程序、控制寄存器參數、脈壓系數和濾波系數；48位的片外緩存數據總線IQ1和IQ2，用于將脈沖壓縮的結果傳送到片外緩存；28位的求模或取對數輸出總線Log_out，用于輸出脈沖壓縮或濾波運算后的求模或取對數結果；56位的濾波結果輸出FIR_I_OUT(28位)、FIR_Q_OUT(28位)，用于輸出MTI或MTD處理后的結果；16位的HD數據總線，用于輸出DSP核處理后的結果。

　　根據基于可編程器件建立測試平臺的設計思想，功能測試平臺的構建方法如下：采用可編程邏輯器件進行輸入激勵的產生和輸出響應的處理；采用ROM來實現DSP核程序、控制寄存器參數、脈壓系數和濾波系數的存儲；采用SRAM作為片外緩存。基本測試框圖如圖3所示。

　　根據“成電之芯”的要求，芯片需要外部提供136 k 32bit的存儲空間為其提供脈壓系數和濾波系數，同時需要其它的一些存儲空間為芯片存儲片外的DSP核程序和控制寄存器。

　　由于做MTD濾波時，每個相參處理間隔的數據量最大為2M深度，所以片外必須準備兩片深度為2M，數據寬度為48位的SRAM作為芯片的片外緩存。

　　除此之外，芯片需要外界輸入數據和控制信號，并且需要接收芯片的輸出數據。這部分的功能可通過可編程邏輯器件來完成。

　　通過以上分析，CCOMP芯片功能測試平臺選用了兩片SST39VF3201來做它的片外初始化存儲器、6片GS832018來做它的片外緩存、一片XC3S5000來產生它的時序控制信號以及和外部接口的控制邏輯、兩片MT48LC4M32用做它的輸出緩存、兩片SST39VF3201來做它的輸入數據存儲器，另外還選用了一個AD和一個DA芯片來實現與外界的數據通信。實現框圖如圖4所示。

　　4 測試平臺的實現

　　4.1軟件的實現

　　根據“成電之芯”輸入激勵和輸出響應的數據對比要求，編寫了可綜合的verilog代碼。代碼的設計完全按照“成電之芯”的時序要求實現。

　　4.2 硬件的實現

　　根據功能測試平臺的實現框圖進行了原理圖和PCB的設計，最后設計完成了一個可對“成電之芯”進行功能測試的系統平臺。實物圖如圖5所示。

　　5 結論

　　本文通過對“成電之芯”功能測試平臺的設計與實現，闡述了一種基于可編程邏輯器件的系統芯片功能測試平臺的建立。本文從系統芯片的測試評估出發，一步步深入系統芯片測試方法分析，最終實現一個完整的測試平臺。

　　該系統除了闡述功能測試平臺的實現方法外，同時也對待測芯片——“成電之芯”進行了充分的測試，為每一塊芯片的功能是否完好提供了重要依據。