Cadence IP組合和工具支持臺積電新的超低功耗平臺

　　全球知名的電子設計創新領導者Cadence設計系統公司今日宣布其豐富的IP組合與數字和定制/模擬設計工具可支持臺積電全新的超低功耗(ULP)技術平臺。該ULP平臺涵蓋了提供多種省電方式的多個工藝節點，以利于最新的移動和消費電子產品的低功耗需求。

　　為加速臺積電超低功耗平臺的技術發展，Cadence將包括存儲器、接口及模擬功能的設計IP遷移到此平臺。使用Cadence TensilicaÒ數據平面處理器，客戶可以從超低功耗平臺受益于各種低功耗DSP應用，包括影像、永遠在線的語音、面部識別和基帶處理。另外，在支持超低功耗設計方面，Cadence的工具組合囊括了數字、模擬、定制及混合信號IC設計的所有產品。

　　“低功耗的移動和消費產品要建立持續的領先優勢，客戶必須具備高效能處理技術就如我們的超低功耗技術平臺，”臺積電設計基礎架構市場部資深總監李碩表示：“示部設計功耗技對這一技術的支持，使我們能為雙方共同的客戶提供一個完整的設計工具和IP的生態系統，推動并加速設計創的發展。”

　　Cadence高級副總裁兼首席策略官徐季平指出：“臺積電的超低功耗平臺是當今消費電子產品設計應對高效能源挑戰邁出的非常重要的一步。我們在此超低功耗平臺上的早期投資和我們與臺積電的長期合作使Cadence得以迅速地提供新一代消費電子產品設計所需要的IP和工具。”