臺積電計劃建立首個歐洲設計中心瞄準5納米車用MRAM

TSMC 將在歐洲建立其第一個設計中心，并正在尋求汽車應用內存技術的重大飛躍。歐盟設計中心 （EUDC） 將設在慕尼黑，預計將專注于汽車，但也將支持工業應用、人工智能 （AI）、電信和物聯網 （IoT） 的芯片設計。

考慮到這一點，臺積電已對其 28nm 電阻式 RRAM 存儲器進行了汽車應用認證，預計 12nm 版本將滿足同樣嚴格的汽車質量要求，并計劃推出 6nm 版本。它還計劃推出 5nm MRAM 磁性存儲器。與 MRAM 一起，RRAM 是 16nm 以下工藝技術上閃存的關鍵替代品。臺積電的 22 納米 MRAM 正在生產中，16 納米 MRAM 已準備好為客戶提供 12 納米 MRAM 正在開發中。

然而，臺積電也在驗證 MRAM 和 RRAM，以便將來分別擴展到 5nm 和 6nm。這是擴展車輛中 ADAS 和 AI 芯片內存的重要一步。

EUDC 加入了臺積電現有的全球網絡，該網絡由位于臺灣、美國、加拿大、中國大陸和日本的九個設計中心組成，預計將于 2025 年第三季度開業。

汽車是臺積電今天在阿姆斯特丹舉行的技術研討會上的重點，臺積電預計其 3nm 工藝將在今年晚些時候獲得汽車使用資格。這將用于下一代中央 AI 和 ADAS 芯片，以及 12nm 電阻式 RRAM 存儲器。

智能汽車技術包括汽車級先進封裝、橫向溢出集成電容器 （LOFIC） 圖像傳感器，用于處理光線條件的突然變化，由 TSMC 的 3D 高密度金屬絕緣體金屬 （MiM） 電容器實現

對于汽車 ADAS，它提供超過 100 dB 的 LED 無閃爍動態范圍，而不會影響光性能和生成。

在物聯網方面，臺積電已經開始探索性開發其 4nm N4e 工藝，旨在將電壓從 0.4V 的電流值進一步降低，這將接近閾值電壓。它還在研究超低漏電流 SRAM 和邏輯，以進一步降低漏電流功率以延長電池壽命。

N3 預計將成為一個大容量和長時間運行的節點，截至 2025 年 4 月，將有 70 多個新的流片。N3E 正在大批量生產旗艦移動和 HPC/AI 產品。N3P 于 2024 年第四季度開始量產。

N3A 針對汽車應用，包括駕駛員輔助和自動駕駛技術。目前，該模塊正在進行最終的缺陷改進，并有望獲得 AEC Q100 1 級認證，并將于 2025 年晚些時候投入生產。

該公司表示，到 2030 年，汽車將占據 15 億美元的 1tn 市場，領先于物聯網的 10%。數據中心和人工智能當然正在推動增長，預計到 2030 年將提供 45% 的市場份額，即 4500 億美元的 A16 和 A14 工藝技術，臺積電將于今年晚些時候在臺灣頭中開設一座晶圓廠 Fab 25，用于這些技術。

A16 和 A14 預計將使用互補場效應晶體管 （CFET） 設計，將 nFET 和 pFET 垂直堆疊，CFET 實現了近兩倍的密度。

在顯示技術方面，臺積電宣布推出業界首個用于可折疊/超薄 OLED 和 AR 眼鏡的 FinFET 高壓平臺。與 28HV 相比，16HV 預計將使 DDIC 功耗降低約 28%，并將邏輯密度提高約 41%。