跳過(guò)5nm 臺(tái)積電透露Graphcore下一代IPU將基于3nm工藝研發(fā)

據(jù)國(guó)外媒體報(bào)道，5nm工藝在今年一季度投產(chǎn)之后，臺(tái)積電下一代工藝研發(fā)的重點(diǎn)已轉(zhuǎn)移到了3nm，目前正在按計(jì)劃推進(jìn)，計(jì)劃在2021年風(fēng)險(xiǎn)試產(chǎn)，2022年下半年大規(guī)模投產(chǎn)。

在2020年度的臺(tái)積電全球技術(shù)論壇上，他們也提到了3nm工藝，披露了3nm工藝的性能提升信息。

外媒最新的報(bào)道顯示，在介紹3nm的工藝時(shí)，臺(tái)積電重點(diǎn)提到了為人工智能和機(jī)器學(xué)習(xí)研發(fā)加速器的半導(dǎo)體廠商Graphcore。臺(tái)積電透露，Graphcore用于加速機(jī)器學(xué)習(xí)的下一代智能處理單元（IPU），將基于臺(tái)積電的3nm工藝研發(fā)，越過(guò)5nm工藝。

Graphcore目前已經(jīng)推出兩代IPU，第一代是Colossus Mk1 IPU，采用臺(tái)積電的16nm工藝，集成236億個(gè)晶體管；第二代是不久前推出的Colossus Mk2 IPU，采用的是臺(tái)積電的7nm工藝，集成592億個(gè)晶體管。

雖然臺(tái)積電透露Graphcore下一代的IPU將基于臺(tái)積電的3nm工藝研發(fā)，但并未透露具體的時(shí)間框架，也未提及Graphcore的任何策略信息。