基于DSP芯片和CPLD的剎車控制系統設計

本文在硬件電路設計上采用DSP 芯片和外圍電路構成速度捕獲電路,電機驅動控制器采用微控制芯片和外圍電路構成了電流采樣、過流保護、壓力調節等電路,利用CPLD實現無刷直流電機的轉子位置信號的邏輯換相。在軟件設計上,軟件以C語言和匯編語言相結合的方法實現了系統的控制。最后提出了模糊控制調節PID參數的控制策略。

1 引言

賽車剎車系統是賽車系統上具有相對獨立功能的子系統,其作用是承受賽車的靜態重量、動態沖擊載荷以及吸收賽車剎車時的動能,實現賽車的制動與控制。其性能的好壞直接影響到賽車的快速反應、安全制動和生存能力,進而影響賽車的整體性能。本文設計了賽車全電防滑剎車控制器的硬件和軟件,最后研究了適合于賽車剎車的控制律。

2 系統硬件電路設計

本賽車剎車控制器是由防滑控制器和電機驅動控制器組成。兩個控制器都是以DSP芯片為核心。防滑控制器主要是以滑移率為控制對象,輸出給定的剎車壓力,以 DSP芯片為CPU,外加賽車和機輪速度信號調理電路等。電機驅動控制器主要是調節剎車壓力大小,并且控制電動機電流大小,也是以DSP芯片為CPU,再加外圍電路電動機電流反饋調理電路、過流保護電路、剎車壓力調理電路、四組三相全橋逆變電路等構成電機驅動控制器。

2.1 DSP的最小系統

DSP的最小系統主要涉及存儲器擴展、JTAG接口配置、復位電路、ADC模塊的設置以及時鐘電路的設計等。

1、片外存儲器擴展。

片外存儲器是為了彌補DSP內部RAM的不足,同時也考慮到調試過程中可以方便將程序下載到片外高速StaTIc RAM中。外部的靜態隨機存儲器采用CY7C1041CV33。DSP既可以使用片內程序存儲器,也可以使用片外程序存儲器,這由引腳XMP刀MC決定的。JTAG接口。在程序需要調試時,程序下載是通過JTAG接口完成的,這個接口經過仿真器與PC機的并行口相連。

2、復位電路與時鐘源模塊。

用阻容電路產生上電復位和手動復位的低電平復位電路,產生復位信號。外加一個硬件看門狗,其輸出端產生復位信號WDRST。電源芯片的兩個輸入都為+5V,輸出為+1.9V和+3.3V電源為DSP供電,輸出電源分別有兩個復位信號,當電源不穩或過低時,將產生復位信號。

3、模數轉換ADC模塊的硬件配置。

模數轉換ADC輸出電壓2V,要求輸出端接一個低的ESR容量為10μF的陶瓷電容到模擬地。如果軟件設置在外部參考模式下,ADCREFP能夠接外部輸入為2V的參考電壓,并且接一個低的ESR容量為1μF到10μF的電容。否則,AD的內部參考源的精度將受到影響。

2.2賽車前輪與剎車機輪速度信號處理電路

賽車防滑控制器主要是以滑移率為控制對象,防止賽車打滑,由滑移率的偏差大小調節后輸出壓力參考值,以跟蹤給定的滑移率大小。防滑控制器上必須有賽車前輪和剎車機輪速度信號的調理電路,主要是為了得到反饋的滑移率。賽車速度信號是以自由滾動的賽車前輪速度信號代替。在賽車的前輪與剎車機輪上都裝有測速傳感器,當輪子轉動時,測速傳感器會產生正弦波形式的交流信號,機輪每轉動一圈,測速傳感器發出50個周期的正弦交流信號。正弦交流信號的振幅隨輪子速度的變化而變化,其信號為偏壓2.5V,峰值為0.3V,最大信號幅值不超過5V的正弦波信號。將此正弦波信號轉換成同頻率的方波后送入DSP的捕獲單元,捕獲方波相鄰上升沿的計數值間隔ncapture,即可計算得到輪子的轉速值V。由于CPUCLK為150MHz,捕獲時基為其中的一個定時器,n為 CPUCLK的分頻系數,凡為輪子的滾動半徑,那么輪子速度的計算式為:

調理電路如圖1所示: