無線傳感器網絡SOC芯片的低功耗設計 (1)
加入技術交流群
發送FIFO，接收FIFO：為接收，發送幀緩沖區，用來存放MAC層的數據負載。
SFR特殊功能寄存器：1、中斷寄存器。主要有發送、接收中斷標志、中斷使能位，FIFO溢出標志位，發送、接收啟位位。2、配置寄存器。CPU 通過寫入SFR寄存器，來選擇TR6903的工作模式，工作速率等。3、狀態寄存器：存放FIFO的數據字節數等。
包處理模塊：用硬件實現數據鏈路層部分功能。發送模式下，添加可變字節的前導碼，3位的界定符，1個字節的幀長，可選的前向糾錯編碼，2個字節CRC16校驗這些數據作為MAC層負載；接收模式下，包處理模塊完成對數據包的解包，主要工作為前導碼的檢測，界定符的檢測，可選的1個字節地址比較，2個字節的CRC16校驗。
配置模塊：配置控制模塊，根據SFR中相應的配置來控制CLK，DATA，STOBE引腳的時序來控制TR6903相應的狀態，實現跳頻的功能。本文引用地址：http://www.104case.com/article/192128.htm
接收物理層模塊：接收控制模塊，實現物理層發送數據的功能。在RX_FLAG信號為高，即檢測界定符之后，在DCLK上升沿時采樣RX_DATA引腳的狀態，依次接收幀長字節，物理層有效負載，2個字節的CRC16校驗，送給包處理模塊處理，并同時從LEARN/HOLD引腳向TR6903芯片輸出相應的高電平，來應答接收狀態。
發送物理層模塊：發送控制模塊，實現物理層發送數據的功能。在DCLK的上升沿將包處理模塊送來的物理層有效負載發送出去。
配置TR6903模式下仿真波形如所圖 4示，以串行方式向TR6903寫入6個字節的配置，改變TR6903工作頻率，實現跳頻。此時在ConfigClock的上升沿時從ConfigData送出10110010，00111010，01010110，00111010，10101010，10110010數據。Strobe為高時，ConfigClock停止。發送物理層幀部分仿真波形如圖 5所示，以串行方式向TR6903發送物理層的幀。此時，先送出32位的0101…0101同步碼，3個位的界字符111(TR6903檢測到3個時鐘周期以上的高電平)，后面緊接是幀長及物理層負載。接收物理層幀部分仿真波形如圖 6所示。TR6903在界定符發送完畢的最后一位，送出1個時鐘周期高電平RxFlag信號；基帶處理模塊檢測有效高電平，作為有效數據幀的開始，同時基帶處理模塊從LH引腳輸出高電平，來響應TR6903。
圖 4配置波形
圖 5發送物理層幀波形
圖 6接收物理層幀波形
5. RTL級及物理設計的低功耗實現
RTL級物理設計低功耗實現跟選用的EDA軟件有很大關系。在0.35um CMOS工藝下，采用synopsys的Design Compiler進行低功耗綜合，布局布線基于Cadence的SOC Encounter平臺。用Cadence的Voltage Storm對其進行門級功耗分析，動態功耗為103.6617mw。
6. 結束語
無線傳感器網絡SOC芯片與傳統的MSP430+TRF6903方案比較起來更有優勢，前者在可靠性，功耗，面積方面都更好。此方案在FPGA驗證平臺上驗證成功，設計的工作頻率為20Mhz，速度傳輸率達到64kbps，滿足了無線傳感器網絡傳輸速度要求；并在Cadence的數字后端平臺實現芯片的后端設計，工作頻率可達到100Mhz。
評論