基于混合建模的SoC軟硬件協同驗證平臺研究

摘 要 針對SoC片上系統的驗證，提出新的驗證平臺，實現SoC軟硬件協同驗證方法。首先介紹SoC軟硬件協同驗證的必要性，并在此基礎上提出用多抽象層次模型混合建模(Co-Modeling)的方法構建出驗證平臺。然后，闡述了此驗證平臺的優點，如驗證環境統一、仿真速度快等，接下來介紹了驗證平臺架構及關鍵部分的具體實現。最后以一個實例說明此驗證平臺的可用性。此驗證平臺適于實現SoC軟硬件協同驗證，降低了SoC的驗證難度。
關鍵詞 片上系統軟硬件協同驗證混合建模驗證平臺

引 言
伴隨著微電子產業的發展和摩爾定律的不斷應驗，IC設計的規模越來越大，集成度也越來越高，已經足以將整個系統集成到一個芯片中，這種技術就是SoC(System onChip，片上系統)技術。相對于PCB(Printed CircuitB0ard，印刷電路板)級的系統，SoC的優點是顯而易見的。SoC意味著更好的電路時序和更高的可靠性，但同時SoC也意味著更復雜的邏輯。為了解決SoC的眾多設計難題，SoC設計方法學中最顯著的一個特征就是IP(Intellec-tual Property，知識產權)的復用技術；然而系統的復雜度決定了不可能簡單地將各個IP模塊集成起來就完成了SoC的設計，SoC驗證成為了一個新的問題。
在驗證問題成為SoC設計的新的挑戰之后，人們逐漸提出各種應對方法。其中，SoC軟硬件協同驗證的思想，切實反應了SoC驗證中的問題和解決方法，越來越多地受到關注。本文以SoC軟硬件協同驗證思想為基礎，提出一種驗證平臺的實現；同時考慮到SoC的不同設計層次，建立起統一的高速的系統級驗證環境，有效的緩解了SoC驗證中的關鍵難題。

1 SoC軟硬件協同驗證
SoC設計中，系統的功能是需要SoC的軟件硬件相互配合共同實現的，這就出現了軟硬件接口的驗證問題。在以往的系統設計流程中，由于軟件的實際運行需要一個完整的可用的硬件平臺，軟件與硬件的接口的驗證過程是在硬件全部開發完畢，至少獲得了硬件原型之后。這樣的開發流程最嚴重的問題就是，軟硬件之間的接口可能出現設計上的錯誤。而要糾正這樣的錯誤，要么修改軟件來適應硬件(這一般都會導致系統整體性能的損失)，要么修改硬件來適應軟件(這又要導致硬件的設計、制造的更改，造成成本上升，設計周期延長)。無論哪一種方法都是設計者所不希望看到但是又不能保證避免的。所以，在SoC的設計方法學中，必須在軟硬件的開發過程中，就完成硬件原型的建立，并開始軟硬件的聯合驗證，即SoC軟硬件協同驗證。

2 混合建模實現SoC軟硬件協同驗證
本文在一般的SoC軟硬件協同驗證的基礎上，提出混合建模方法(Co-Modeling)，使用各種不同抽象層次的模型共同組成SoC硬件系統，直接為SoC的軟件提供可運行的載體，來實現SoC軟硬件協同驗證。不同抽象層次的模型包括事務級模型、功能性模型的高抽象層次的模型和RTL模型。
2．1 驗證平臺架構說明
如圖1所示，整個驗證平臺的架構可以分為兩個部分：軟件建模部分，以PC機上軟件的形式建模；硬件建模部分，以FPGA的形式建模。全部的硬件部分和除“ARM軟件集成開發環境”之外的軟件部分都用來建模SOC硬件系統，SoC軟件可以直接在這個SoC硬件系統模型上運行、調試，如圖中“ARM軟件集成開發環境”所示。驗證平臺建模的SoC硬件系統，是針對ARM架構的SoC，以AHB總線為基礎。AHB總線上的各模塊為建模的基本單元。