降采樣FIR濾波器的設計與硬件實現
加入技術交流群
由圖6所示的仿真結果可見，在降采樣控制器的控制下，輸入濾波器的數據經過濾波器之后，其輸出頻率降低一半。
3．3 綜合、布局和布線結果
上述設計可用QuartusⅡ9．O進行綜合、布局和布線，選用stratixⅢ的器件EP3SL340F151713，所得到的硬件資源占用情況如圖7所示。此時，該濾波器最高可以run到170．07 MHz，可以符合系統要求。本文引用地址：http://www.104case.com/article/191625.htm
實際上，用OuartusⅡ9．0也可以對傳統方法設計出的濾波器進行綜合、布局布線，并選擇同樣的器件。因為，傳統的設計只是利用了系數的對稱特點，而沒有對系數進行分解。由于是直接和輸入相乘疊加，因此濾波器的硬件代碼最高只能跑到59．51MHz。其硬件資源占用情況如圖8所示。
比較圖7和圖8的報告結果可見，本文提出的設計方法在LUT資源的占有和濾波器最高工作頻率方面都有明顯的改進。從而解決了傳統設計需要專門對濾波器輸出信號進行2倍降采樣而耗費硬件資源的問題。
4 結束語
本文通過基于matlab自帶的工具來對降采樣FIR數字濾波器進行原型設計，給出了硬件資源占用少且工作頻率高的降采樣濾波器的實現方
案。該設計經過modelsim軟件的功能仿真和QuartusⅡ軟件進行綜合、布局布線驗證，其均可達到系統要求。
濾波器相關文章:濾波器原理
濾波器相關文章:濾波器原理
評論