基于VHDL語言的幾種消抖電路的設計
加入技術交流群
主要程序結構如下：
圖2是N為7的波形仿真圖。在計數器狀態為0時，key_in有按鍵操作，計數器開始連續計數直到計數器狀態為0；計數器狀態為1-7時，key _in任何操作對計數器工作無影響，計數器在狀態為1時，輸出一個單脈沖，脈沖寬度為1個時鐘周期。本文引用地址：http://www.104case.com/article/191239.htm
該設計方案的特點是能很好消除按鍵抖動產生的連續脈沖，對按鍵時間沒有要求，缺點是在計數器狀態為0時，遇到干擾、噪音等時會有輸出，從而產生誤操作。
2 D觸發器型消抖電路
D觸發器型消抖電路設計了三個D觸發器與一個三輸入與門。三個D觸發器串行連接，其Q輸出端分別與三輸入與門的輸入端連接，D觸發器型消抖電路RTL電路如圖3所示。
評論