BGA芯片的布局和布線建議

通常環(huán)繞在BGA附近的小零件，依重要性為優(yōu)先級(jí)可分為幾類：

1. by pass。

2. clock終端RC電路。

3. damping（以串接電阻、排組型式出現(xiàn)；例如memory BUS信號(hào)）

4. EMI RC電路（以dampin、C、pull height型式出現(xiàn)；例如USB信號(hào)）。

5. 其它特殊電路（依不同的CHIP所加的特殊電路；例如CPU的感溫電路）。

6. 40mil以下小電源電路組（以C、L、R等型式出現(xiàn)；此種電路常出現(xiàn)在AGP CHIP or含AGP功能之CHIP附近，透過(guò)R、L分隔出不同的電源組）。

7. pull low R、C。

8. 一般小電路組（以R、C、Q、U等型式出現(xiàn)；無(wú)走線要求）。

9. pull height R、RP。

1-6項(xiàng)的電路通常是placement的重點(diǎn)，會(huì)排的盡量靠近BGA，是需要特別處理的。第7項(xiàng)電路的重要性次之，但也會(huì)排的比較靠近BGA。8、9項(xiàng)為一般性的電路，是屬于接上既可的信號(hào)。

相對(duì)于上述BGA附近的小零件重要性的優(yōu)先級(jí)來(lái)說(shuō)，在ROUTING上的需求如下：

1. by pass => 與CHIP同一面時(shí)，直接由CHIP pin接至by pass，再由by pass拉出打via接plane；與CHIP不同面時(shí)，可與BGA的VCC、GND pin共享同一個(gè)via，線長(zhǎng)請(qǐng)勿超越100mil。

2. clock終端RC電路 => 有線寬、線距、線長(zhǎng)或包GND等需求；走線盡量短，平順，盡量不跨越VCC分隔線。

3. damping => 有線寬、線距、線長(zhǎng)及分組走線等需求；走線盡量短，平順，一組一組走線，不可參雜其它信號(hào)。

4. EMI RC電路 => 有線寬、線距、并行走線、包GND等需求；依客戶要求完成。

5. 其它特殊電路 => 有線寬、包GND或走線凈空等需求；依客戶要求完成。

6. 40mil以下小電源電路組 => 有線寬等需求；盡量以表面層完成，將內(nèi)層空間完整保留給信號(hào)線使用，并盡量避免電源信號(hào)在BGA區(qū)上下穿層，造成不必要的干擾。

7. pull low R、C => 無(wú)特殊要求；走線平順。

8. 一般小電路組 => 無(wú)特殊要求；走線平順。

9. pull height R、RP => 無(wú)特殊要求；走線平順。

為了更清楚的說(shuō)明BGA零件走線的處理，將以一系列圖標(biāo)說(shuō)明如下：

A.將BGA由中心以十字劃分，VIA分別朝左上、左下、右上、右下方向打；十字可因走線需要做不對(duì)稱調(diào)整。
B.clock信號(hào)有線寬、線距要求，當(dāng)其R、C電路與CHIP同一面時(shí)請(qǐng)盡量以上圖方式處理。
C.USB信號(hào)在R、C兩端請(qǐng)完全并行走線。
D.by pass盡量由CHIP pin接至by pass再進(jìn)入plane。無(wú)法接到的by pass請(qǐng)就近下plane。
E. BGA組件的信號(hào)，外三圈往外拉，并保持原設(shè)定線寬、線距；VIA可在零件實(shí)體及3MM placement禁置區(qū)間調(diào)整走線順序，如果走線沒(méi)有層面要求，則可以延長(zhǎng)而不做限制。內(nèi)圈往內(nèi)拉或VIA打在PIN與PIN正中間。另外，BGA的四個(gè)角落請(qǐng)盡量以表面層拉出，以減少角落的VIA數(shù)。
F.BGA組件的信號(hào)，盡量以輻射型態(tài)向外拉出；避免在內(nèi)部回轉(zhuǎn)。