基于Nios II處理器的SVPWM IP Core設計

摘要 為降低FPGA實現3電平SVPWM算法的復雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數和余弦函數的關系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現了算法的硬件設計，并封裝成IP核以方便設計復用，在Altera公司的DE2開發板上進行了設計驗證，體現了SOPC嵌入式系統的靈活性和擴展性。
關鍵詞 有源逆變；SVPWM；IP Core；SOPC

電壓空間矢量脈沖寬度調制(SVPWM)具有諧波小、直流電壓利用率高等特點，因而廣泛應用于具有高效、節能特性的有源逆變中。由于SVPWM物理概念清晰、控制算法簡單、數字化實現方便。因此通常用微控制器(MCU)或數字信號處理器(DSP)實現，使用MCU實現具有較大的靈活性，但速度受到一定限制；使用DSP實現雖可以提高開關頻率，但兩者都有開發時間相對較長、CPU占用率高的缺點。文中提出了一種基于FPGA的SVPWM硬件實現方案，文中方案與其他硬件設計方案相比電路結構簡單、占用FPGA資源少、便于和MCU／DSP接口。由于采用基于FPGA的硬件電路設計，因此大大降低了對MCU／DSP速度的要求，同時減小了編程工作量。

1 SVPWM基本原理
1．1 參考電壓矢量的合成
三相逆變橋電路如圖1所示，其中6個開關管受3組互補脈沖控制，總共有8種可能的開關組合，對應于8種基本空間電壓矢量

V7=V8=0 (2)
其中6種是非零基本空間電壓矢量，另外2種是零空間電壓矢量。當逆變器單獨輸出6種基本電壓空間矢量時，電動機定子磁鏈矢量矢端的運動軌跡就是一個正六邊形，如圖2中實線所示。采用8個基本電壓矢量實現目標電壓矢量的合成，即在一個開關周期內通過對基本電壓矢量進行組合，使其平均值與給定電壓矢量相等。具體而言，某區域中的電壓矢量可由組成這個區域的2個相鄰的非零矢量及零矢量的不同作用時間來合成。矢量的作用時間可以一次施加，也可以在一個采樣周期內分多次施加，通過控制各個電壓矢量的作用時間，使電壓空間矢量接近按圓軌跡旋轉，如圖2中虛線所示，從而使磁通逼近基準磁鏈圓，產生恒定的電磁轉矩。