基于層次法實現EOS芯片的后端設計

在頂層和底層模塊完成布線之后就要進行模塊的組裝，把布好線的模塊調用到頂層視圖里面來，把模塊里面的布線全部顯示出來，圖4就是模塊組裝后最終的布線版圖。

圖4 最終全芯片版圖

5 結論

采取層次法的后端設計方法可以有效的提高設計效率，尤其是對應超大規模的設計，它的優點是顯而易見的。隨著集成電路的規模不斷的增加，設計復雜度也不斷的提升，層次法的后端設計方法會越來越多的廣泛應用并且得到不斷改進和優化。

參考文獻：
[1](加)馬丁(Martin k.)著.數字集成電路設計.北京：電子工業出版社，2002.9
[2]EncounterTM User Guide. Version 4.1.Cadence Reference Book, 2004.
[3]First Encounter Ultra Lab Manual. Version 4.1.Cadence Reference Book, 2004.
[4] (美)John P.Uyemura著. 周潤德 譯. 超大規模集成電路與系統導論. 北京：電子工業出版社，2004.1
[5] EncounterTM Menu Reference. Version 4.l.Cadence Reference Book.2004
[6]夏宏美，李成詩，韓芳，賴宗聲. 深亞微米超大規模集成電路的靜態時序分析[J]. 微計算機信息. 2006.8