賽靈思客戶共賀Vivado設計套件推出

　　自從四年前賽靈思開始 Vivado 設計套件的開發工作以來，就一直與數百家賽靈思聯盟計劃成員和客戶保持密切聯系，力求讓新發布的工具達到成熟狀態。每個成員都發揮了積極作用，確保賽靈思能夠推出一款真正提高生產力的工具套件，幫助客戶突破在新一代“All Programmable” 器件設計過程中所面臨的集成和實現瓶頸。以下是客戶對 Vivado 設計套件的評價。

　　EVE，軟硬件協同驗證
　　“賽靈思推出的 Vivado 設計套件和 Virtex-7 FPGA，使 EVE 等標準 FPGA 仿真供應商在產品性能和功能方面，全面超越定制 ASIC 仿真供應商。” – Luc Burgun，CEO、總裁兼創始人

　　CoreEL Technologies，賽靈思聯盟計劃高級成員
　　“CoreEL 的 H.264/AVC 4:2:2 10 位 1080p60 解碼器 IP 核已被授權給眾多客戶，用以滿足客戶的多種應用需求。這種 IP 相當復雜，要求使用高性能的 FPGA 工具。與早期流程相比，Vivado 工具能夠為我們提供更長的運行時間，實現更加緊湊的布局規劃，使我們能夠在一天時間內開展更多實現工作，從而大幅提高生產力。此外，它還支持Synopsys 設計約束(SDC)，讓我們的設計工作更加方便，并且有助于更快地將設計集成于客戶的設計流程中。”– Sachin Vaish，工程設計經理

　　Fidus Systems 公司，賽靈思聯盟計劃高級成員
　　“作為賽靈思聯盟計劃的高級設計服務成員，Fidus 已經為北美的技術企業開發出了許多種基于賽靈思技術的尖端產品。Vivado 設計套件具備出色的用戶界面，支持 System Verilog、SystemC、SDC 和 Tcl 等多種 ASIC 設計行業標準，這將大幅提高我們的設計生產力。賽靈思的 Vivado 設計套件帶來了全新的業界基準，將進一步幫助 Fidus 向客戶提供復雜、高質量、尖端的賽靈思設計。” – John Bobyn，工程設計副總裁

　　Northwest Logic，賽靈思聯盟計劃高級成員
　　“我們很喜歡 Vivado 設計套件的開箱即用特性。我們利用這種工具實現我們的 Expresso 3.0 內核(PCI Express Gen3 x8)，從一開始就取得了很好的效果。由于我們使用很多腳本，因此其基于 Tcl 的特性對我們很有利，這將為我們提供豐富而強大的選項。此外，Vivado IP 打包程序功能使我們能夠把自己的 IP 添加到Vivado 擴展 IP 目錄中，便于客戶利用我們的 IP。” – Mark Wagner，高級設計工程師

　　Tokyo Electron Device 公司，賽靈思聯盟計劃高級成員
　　“Vivado IP 目錄使客戶可以方便地搜索到我們的 IP、技術文檔，并能迅速在設計中集成我們的 IP。利用 Vivado 的最新綜合與布局布線算法，客戶能夠大幅縮短運行時間。” – Yasuo Hatsumi，副總裁

　　Xylon d.o.o.，賽靈思聯盟計劃高級成員
　　“Xylon 是賽靈思聯盟計劃中的資深成員，logicBRICKS IP 核的供應商。近 15 年來，logicBRICKS IP 核一直支持最新的賽靈思可編程器件和實現工具，并且不斷進行優化。我們很高興 Vivado 設計套件提供了強大的功能和易用性，這將幫助我們的客戶更高效地在領先的賽靈思 Zynq-7000 EPP 和 7 系列 FPGA 等技術中使用 logicBRICKS IP 核。” – Gordan Galic，技術市場營銷經理

　　A2e Technologies，賽靈思聯盟計劃認證成員
　　“Vivado IP 集成器可以大大簡化 A2e Technologies 的 H.264 編解碼器集成工作。過去，在 720p 到 4K 分辨率之間對 H.264 視頻進行壓縮和解壓縮一直比較復雜。現在有了 Vivado IP 集成器，設計人員就能在接口級而不是信號級開展集成，而且可以采用統一的 AMBA AXI4 IP 接口標準，并通過設計規則檢查將錯誤降至最低。這將使我們的 IP能夠更加輕而易舉地應用于賽靈思設計。” – Allen Vexler，CTO