賽靈思公開發布Vivado設計套件常見問題解答

　　Vivado  設計套件是什么?

　　集成的設計環境——Vivado 設計套件包括高度集成的設計環境和新一代從系統到 IC 級的工具，這些均建立在共享的可擴展數據模型和通用調試環境基礎上。這也是一個基于 AMBA AXI4 互聯規范、IP-XACT IP 封裝元數據、工具命令語言 (TCL)、Synopsys 系統約束 (SDC) 以及其它有助于根據客戶需求量身定制設計流程并符合業界標準的開放式環境。賽靈思構建的的 Vivado 工具將各類可編程技術結合在一起，能夠可擴展實現多達 1 億個等效 ASIC 門的設計。

　　專注于集成的組件——為了解決集成的瓶頸問題，Vivado 設計套件采用了用于快速綜合和驗證 C 語言算法 IP 的 ESL 設計，實現重用的標準算法和 RTL IP 封裝技術，標準 IP 封裝和各類系統構建模塊的系統集成，模塊和系統驗證的仿真速度提高 了3 倍，與此同時，硬件協仿真將性能提升了100倍。

　　專注于實現的組件——為了解決實現的瓶頸，Vivado工具采用層次化器件編輯器和布局規劃器、速度提升 了3 至 15 倍，且為 SystemVerilog 提供了業界最好支持的邏輯綜合工具、速度提升 4 倍且確定性更高的布局布線引擎，以及通過分析技術可最小化時序、線長、路由擁堵等多個變量的“成本”函數。此外，增量式流程能讓工程變更通知單 (ECO) 的任何修改只需對設計的一小部分進行重新實現就能快速處理，同時確保性能不受影響。最后，Vivado 工具通過利用最新共享的可擴展數據模型，能夠估算設計流程各個階段的功耗、時序和占用面積，從而達到預先分析，進而優化自動化時鐘門等集成功能。

　　為何要打造全新的工具套件而不是對 ISE 設計套件進行升級?

　　客戶需要一個全新的設計環境以提升生產力、縮短產品上市時間、超越可編程邏輯、實現可編程系統集成等。為了響應客戶的需求，賽靈思工程師從 2008 年開始付諸行動，打造出了 Vivado 工具這一巔峰之作。

　　Vivado 工具能解決當前設計人員面臨的哪些主要挑戰?

　　“All Programmable”器件不只是涵蓋可編程邏輯設計，還涉及到可編程系統集成，要在更少的芯片上集成越來越多的系統功能。為了構建上述系統，我們會面臨一系列全新的集成和實現設計生產力瓶頸，這是我們必須要解決的問題：

　　集成瓶頸
　　· 集成 C 語言算法和 RTL 級 IP
　　· 混合 DSP、嵌入式、連接功能、邏輯領域
　　· 模塊和“系統”驗證
　　· 設計和 IP 重用

　　實現瓶頸
　　· 層次化芯片布局規劃與分區
　　· 多領域和多晶片物理優化
　　· 多變量“設計”和“時序”收斂的沖突
　　· 設計后期發生的ECO及變更引起的連鎖反應

　　最新環境相對于 ISE 設計套件14 生產力方面有何優勢?

　　聯盟計劃成員、客戶以及賽靈思團隊通過運行各種經現場測試的設計，結果表明，相對于同類競爭工具，Vivado 設計套件從總體上把集成度和實現速度提高至原來的4 倍。

　　賽靈思是不是不再需要 ISE 設計套件了?

　　不是。ISE 設計套件 14 版本支持目前的 28nm 產品，賽靈思會繼續為面向前代產品設計的工具提供支持。

　　現在客戶能做些什么?

　　客戶可報名參加早期試用計劃，下載相關技術文檔，搶先了解 Vivado 設計套件，為自己首款或下一款 7 系列 FPGA 和 Zynq-7000 EPP 設計做好準備。今夏早些時候7 系列將面向公眾全面推出，今年晚些時候 Zynq-7000 EPP也將面向公眾發貨。早期試用計劃參與者可在 5 月 8 日下載相關工具。