Cadence劉國軍：65nm及以下芯片設計要破傳統

　　因為眾所周知的漏電流問題，65nm及以下芯片設計要解決的關鍵問題之一就是功耗。在低功耗設計理念上，真正的低功耗設計從RTL就應該開始，這一點非常關鍵。從前端就開始優化的效果與到后端才開始優化是非常不同的。如果等到芯片實現的時候再考慮功耗優化問題，那么所能降低功耗的程度就很有限了。而從前端設計就開始考慮功耗優化，那么到了后端，這種效果就會成倍地顯現出來。在這一理念之下，Cadence建立了完整的低功耗設計流程，在每個環節都提供低功耗的設計方法和工具。而Cadence的低功耗驗證流程，在邏輯和實現等環節都要考慮功耗問題。目前這一設計流程在移動設備芯片的設計上獲得成功。

　　關注五 數模混合設計應統一數據庫

　　芯片設計經歷了起初針對分立器件的小型全定制設計、小規模數字設計以及大規模數字設計等幾個階段。曾經有一個時期，數字設計是業界的關注點，但現在SoC設計使數模混合設計變得越來越重要。

　　數模混合設計的趨勢之一就是把大規模數字電路設計與模擬電路設計放在同一個數據庫中進行，而且這個數據庫要涵蓋前端和后端。而Cadence也已經把Virtu-oso全定制數模混合設計平臺與Encounter大規模數字電路設計平臺合在一起，采用一個統一的數據庫，使模擬電路與大規模數字電路可以實現交互設計。這個統一的數據庫名為OpenAccess，Cadence把它開放給業界。

　　關注六 芯片設計過程要考慮DFM

　　在65nm芯片設計之前，可制造性設計(DFM)不需要設計企業考慮，那是晶圓代工廠要考慮的問題;在65nm之后，芯片設計企業也不得不考慮可制造性設計了。這是一個重要的趨勢。可制造性設計，其中就包括芯片企業需要建一些庫，例如存儲器、高速I/O等。目前就有好多客戶，特別是做高性能產品的客戶，找Cadence來幫助他們建低功耗的庫，這是一個明顯的趨勢。

　　雖然Cadence已在軟硬件協同驗證、低功耗、混合信號統一數據庫、DFM、C-to-Silicon等方面取得了一定的成果，但還有很多事情要做。目前，應用驅動的系統級設計、OpenIntegrationPlatform(IP集成平臺)、更先進節點技術的開發是我們不斷投入的重點。