臺積電宣布發展20納米工藝

　　TSMC于美西時間13日在美國加州圣荷西市舉行技術研討會，會中宣布將跳過22納米工藝，直接發展20納米工藝。此系基于「為客戶創造價值」而作的決定，提供客戶一個更可行的先進工藝選擇。

　　此次技術研討會有1,500位客戶及合作廠商代表參加，TSMC研究發展資深副總經理蔣尚義在會中表示，TSMC20納米工藝將比22納米工藝擁有更優異的閘密度(gate density)以及芯片性價比，為先進技術芯片的設計人員提供了一個可靠、更具競爭優勢的工藝平臺。此外，20納米工藝預計于2012年下半開始導入生產。

　　TSMC20納米工藝系在平面電晶體結構工藝(planar process)的基礎上采用強化的高介電值/金屬閘(high-k metal gate)、創新的應變硅晶(strained silicon)與低電阻/超低介電值銅導線(low-resistance copper ultra-low-k interconnect)等技術。同時，在其他電晶體結構工藝方面，例如鰭式場效電晶體(FinFet)及高遷移率(high-mobility)元件，也展現了刷新記錄的可行性(feasibility)指標結果。

　　從技術層面來看，由于已經具備了創新微影技術以及必要的布局設計能力，TSMC因此決定直接導入20納米工藝。

　　然而，蔣資深副總指出，在先進工藝技術的開發上，我們已經面臨一個關鍵時刻，也就是必須主動積極地考量其投資回報率，并且需要打破僅考慮技術層面的思維模式;我們必須通過與客戶密切合作以及在資源整合與最佳化方面的創新，同時解決來自技術及經濟層面的挑戰。