- 設計好工程文件后，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應用，通過時序約束可以使工程設計文件的綜合更加優化。下面對這幾種約束方式進行介紹。
- 關鍵字：
QuartusII 約束 FPGA 配置
- 邏輯鎖定方法學（LogicLock Methodology）內容就是在設計時采用邏輯鎖定的基于模塊設計流程（LogicLock block-based design flow），來達到固定單模塊優化的目的。這種設計方法學中第一次引入了高效團隊合作方法：它可以讓每個單模塊設計者獨立優化他的設計，并把所用資源鎖定。
- 關鍵字：
QuartusII LogicLock FPGA 邏輯鎖定工具
- 顯示器因為其輸出信息量大，輸出形式多樣等特點已經成為現在大多數設計的常用輸出設備。在 FPGA 的設計中可以使用很少的資源，就產生 VGA 各種控制信號。這個示例在 RHicSP2200B FPGA 開發板/學習板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形，可以作為VGA 顯示設計的參考，如果在使用這個例子的過程
- 關鍵字：
VGA 接口 FPGA
- 本節旨在通過給定的工程實例——“正弦波發生器”來熟悉Altera Quartus II高級調試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發板將該實例進行下載驗證，完成工程設計的硬件實現。在本節中，將主要講解下面知識點。
- 關鍵字：
QuartusII SignalTapII FPGA
- 據估計，目前盛行的假冒電子產品已經占到整個市場份額的10%，這一數據得到了美國反灰色市場和反假冒聯盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級電子OEM公司組成的一個行業組織。據該組織估計，制造商因盜版造成的損失超過1000億美元，而對最終用戶來說，信譽損毀和可靠性問題帶來的隱性成本則更難以確定。
- 關鍵字：
AGMA 可編程邏輯 FPGA
- 本節旨在通過Quartus軟件自帶的工程實例——“lockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節中，將主要講解下面知識點。
- 關鍵字：
QuartusII LogicLock FPGA
- 針對機載信息采集系統可靠性、數據管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設計的SDX總線與Wishbo ne總線接口轉化的設計與實現，并通過Modelsim進行功能仿真，在QuartusⅡ軟件平臺上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調試。實驗證明了設計的可行性。
- 關鍵字：
SDX總線 Wishbone總線 FPGA
- 隨著數據存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內存條控制的應用越來越廣泛。首先介紹了內存條的工作原理，內存條電路設計的注意事項，以及如何使用FPGA實現對DDR內存條的控制，最后給出控制的仿真波形。
- 關鍵字：
DDR 內存條 FPGA
- 介紹了LVDS技術的原理，對LVDS接口在高速數據傳輸系統中的應用做了簡要的分析，著重介紹了基于FPGA的LVDS_TX模塊的應用，并通過其在DAC系統中的應用實驗進一步說明了LVDS接口的優點。
- 關鍵字：
LVDS接口 高速數據傳輸 FPGA
- 隨著信息技術的發展，基于微處理器的數字信號處理在測控、通訊、雷達等各個領域得到廣泛的應用。被處理的模擬信號也在向高頻、寬帶方面發展，但這需要高速、高分辨率的數字采集卡以將模擬信號數字化。美國國家半導體公司新推出的系列高速、高分辨率模/數轉換器（如CLC5958）就非常適用于需要高速、高分辨率的信號采集系統。
- 關鍵字：
CLC5958型 A/D轉換器 FPGA PCI
- 這里我們使用一個波形發生器作為例子，來說明如何使用Modelsim對Quartus II生成的IP Core和相應的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以后的設計里面會經常使用到。
- 關鍵字：
仿真驗證 功能仿真 FPGA 時序仿真
- 設計了在FPGA與DSP之間進行圖像數據傳輸的硬件結構，介紹了EDMA的工作原理、傳輸參數配置和EDMA的傳輸流程。在開發的實驗平臺上實現了這一傳輸過程。借助TI公司的DSP調試平臺CCS把接收到的圖像數據恢復成圖像，驗證了傳輸過程的正確性和穩定性。
- 關鍵字：
EDMA 數據傳輸 FPGA
- 隨著設計量和復雜度的不斷增加，數字設計驗證變得越來越難，所消耗的成本也越來越高。面對這種挑戰，驗證工程師必須依靠相應的驗證工具和方法才行。對于大型的設計，比如上百萬門的設計驗證，工程師必須使用一整套規范的驗證工具；而對于較小的設計，使用具有HDL testbench的仿真器是一個不錯的選擇。
- 關鍵字：
仿真驗證 仿真測試文件 FPGA Testbench
- 為提高功放效率，以適應現代社會高效、節能和小型化的發展趨勢，以D類功率放大器為核心，以單片機89C51和可編程邏輯器件（FPGA）進行控制及時數據的處理，實現了對音頻信號的高效率放大。系統最大不失真輸出功率大于1 W,可實現電壓放大倍數1~20連續可調，并增加了短路保護斷電功能，輸出噪聲低。系統可對功率進行計算顯示，具有4位數字顯示，精度優于5%
- 關鍵字：
音頻放大器 D類功率放大 FPGA
fpga ip介紹
您好，目前還沒有人創建詞條fpga ip!
歡迎您創建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
