在對OFDM調制以及FPGA、DSP、中頻接口進行深入研究的基礎上，提出了一種TD-LTE系統中下行鏈路基帶信號發送的實現方案，在系統的設計思路和硬件資源上進行了優化。在實際的硬件環境下，通過大量測試，驗證了該方案的可行性和有效性。
關鍵字：
TD-LTE 基帶信號發送 FPGA
給出了以FPGA為核心，實現基于瞬態視覺誘發電位的腦機接口實時系統的方案。該方案包括腦電采集電路、基于FPGA的VGA視覺刺激器和FPGA開發板三部分。用FPGA取代計算機，作為腦機接口的控制和信息處理器。利用VHDL編程，在FPGA中實時處理采集的腦電信號，提取并識別瞬態視覺誘發電位信號，轉換為控制命令，反饋給視覺刺激器。實驗結果表明，本方案可以有效地實現腦機接口實時系統，并達到較高的正確率和通信速度。
關鍵字：
腦機接口 VGA視覺刺激器 FPGA
為解決實時性盲信號分離的問題,基于獨立分量分析的模型,設計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態機等進行建模,通過Quartus II綜合后在Altera FPGA器件中進行硬件仿真。仿真實驗分別采用人工生成的周期信號和真實的語音信號進行驗證。實驗結果表明,該IP核能很好的完成瞬時混合模型中盲信號的分離,具有很強的實用性。
關鍵字：
DSPBuilder IP核 FPGA
基于FPGA設計了一款通用鍵盤IP核,該核主要實現對鍵盤輸入信號的計算與存儲功能,并在quartusⅡ環境下使用VHDL語言,采用自頂向下設計方式,編輯生成RTL原理圖,并做了相關的時序仿真驗證。經驗證此IP核具有較強的魯棒性和較高的反應速度,可作為基礎輸入模塊,為其他模塊提供有力控制輸入與數據支持。
關鍵字：
鍵盤IP核 VHDL FPGA
為了滿足工業上數據采集的自適應需要,本文采用FPGA設計實現了高速數據采集,整個系統分為高速數據采集模塊、數據緩沖模塊、數據存儲模塊。其中數據采集模塊對濾波放大后的輸入信號進行采樣,采樣率可調;數據緩沖模塊負責對采樣得到的數據進行緩存:數據存儲模塊負責將緩存后的數據傳輸至存儲器進行存儲。使用Quartus Ⅱ仿真工具對各子模塊功能進行了時序仿真,最后介紹了本設計中制作的兩塊電路板并加以調試,測試結果表明本設計滿足系統指標。
關鍵字：
自適應 程控放大器 FPGA
systemC和Handle-C，它們相應的開發系統為：CoCentric System Stadio和Celoxica DK1。這兩種語言都是在C/C＋＋的基礎上根據硬件設計的需求加以改進和擴充，用戶可以在它們的開發環境編輯代碼，調用庫文件，甚至可以引進HDL程序，并進行仿真，最終生成網表文件，放到FPGA中執行。
關鍵字：
EDA技術 C語言 FPGA
目前,在PCM／FM遙測體系中模擬信號采集普遍采用8位量化,全部模擬信號均歸一化到O～5 V范圍內,隨著需要采集的模擬信號的類型多樣化,勢必增加信號調理電路的多樣性,不利于系統的簡化和模塊化。在量化位數一定的系統中,被衰減處理的信號中實際量化誤差等于N倍(N是信號被衰減的倍數)的最小量化誤差,因此合理的信號調理電路和A／D取值是保證量化精度的關鍵。本文提供的方式有效地解決了這個問題,既簡化了前端信號調理電路的復雜度,又充分利用了A／D轉換器的輸入電壓動態范圍和量化位數優勢,實現了對多路模擬信號的自適應采集
關鍵字：
數據采集 信號調理 FPGA
紅外成像導引頭采用紅外焦平面陣列探測器，易受太陽光等雜散光的影響，評估雜散光對紅外探測器成像質量的影響十分重要。由于導引頭輸出的信號一般采用LVDS或HOTLink格式傳輸，不能被雜散光測試設備直接接收，設計了一種圖像調理卡，采用FPGA為控制核心，將紅外探測器輸出的圖像信號進行格式轉換和調理后傳輸至雜散光測試設備。
關鍵字：
導引頭 LVDS FPGA
分析了準循環低密度奇偶校驗碼生成矩陣的結構特點,討論了硬件可實現的三種常見編碼器結構,提出了一種混合結構的FPGA實現方法。通過利用循環矩陣的結構特性,增加少量硬件開銷,就可以實現編碼器高速編碼,滿足高速通信需求,吞吐量達1.36Gb/s。
關鍵字：
奇偶校驗碼 循環矩陣 FPGA
針對軍品級SRAM型FPGA的單粒子效應特性,文中采用重離子加速設備,對Xilinx公司Virtex-II系列可重復編程FPGA中一百萬門的XQ2V1000進行輻射試驗。試驗中,被測FPGA單粒子翻轉采用了靜態與動態兩種測試方式。并且通過單粒子功能中斷的測試,研究了基于重配置的單粒子效應減緩方法。試驗發現被測FPGA對單粒子翻轉與功能中斷都較為敏感,但是在注入粒子LET值達到42MeV.cm2/mg時仍然對單粒子鎖定免疫。
關鍵字：
單粒子效應 重離子加速設備 FPGA
設計了一種基于FPGA的邊界掃描測試向量發生器，該發生器可以為邊界掃描故障診斷系統提供測試向量，并可計算測試向量的故障覆蓋率。與以往通過軟件提供測試向量的方法相比，該設計在速度和效率上有了較大提高。
關鍵字：
邊界掃描測試向量 故障診斷 FPGA
研究了硅基液晶(LCoS)場序彩色顯示驅動系統的設計與實現.該系統以FPGA作為主控芯片,用兩片高速DDR2 SDRAM作為幀圖像存儲器.通過對圖像數據以幀為單位進行處理,系統將并行輸入的紅、綠、藍數據轉換成申行輸出的紅、綠、藍單色子幀.將該驅動系統與投影光機配合,實現了分辨率為800×600的LCoS場序彩色顯示.
關鍵字：
硅基液晶 DDR FPGA
慣導系統的硬件組成直接影響到系統的體積和解算速度,構建合理的硬件系統直接關系到慣導系統的精度指標。針對某小型慣導系統對體積和解算精度的特殊要求,解決已有微型慣導系統的方案缺陷,提出一種工程實用強的慣導系統。該系統用FPGA作為采集控制慣性傳感器的核心芯片,設計了并行采集方案,32位浮點型高速DSP實現慣導解算。經過轉臺測試與外場試驗表明:系統具有抗干擾能力強、實時響應迅速、慣性單元標定簡便、易實現等優點,系統指標完全滿足原設計要求。
關鍵字：
慣導系統 慣性傳感器 FPGA
為了滿足陸上集群無線電（TETRA）數字集群系統對基帶信號成形處理的要求,提出了一種用于TETRA數字集群系統的平方根升余弦（SRRC）濾波器設計,論述了基帶成形濾波和SRRC濾波器的基本原理,分析了窄帶調制帶寬限制、TETRA鄰道干擾限制和濾波器階數等需解決的問題,論述了濾波器參數設計和FIR濾波器FPGA實現等關鍵技術,完成了對基于FPGA的SRRC濾波器設計的仿真分析。
關鍵字：
數字集群系統 基帶信號 FPGA
本文設計了基于FPGA 的LCoS 驅動代碼及圖像的FFT 變換系統， 為計算全息三維顯示圖像處理和顯示提供了硬件平臺。
關鍵字：
DDRII 全息三維顯示 FPGA
fpga ip介紹
您好，目前還沒有人創建詞條fpga ip!
歡迎您創建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473