- FPGA的一個重要的應用領域就是數據采集和接口邏輯設計。隨著芯片封裝技術的提高，現在的FPGA已經可以在單位面積上提供更多的I/O管腳資源。
- 關鍵字：
外設接口 I/O資源 FPGA
- 利用FPGA實現大型設計時，可能需要FPGA具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
- 關鍵字：
亞穩態性 多時鐘 FPGA
- 相對其他成熟的計算機體系，SOPC系統現在還沒有命令行。為了更好的推廣SOPC應用，筆者開發了一個智能的命令行模塊，可以調用系統中的任意函數，降低了開發人員的使用難度。
- 關鍵字：
SOPC 命令行 FPGA
- 基于IEEE浮點表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點運算器的FFT的設計。利用VHDL語言描述了蝶形運算過程及地址產生單元，其仿真波形基本能正確的表示輸出結果。
- 關鍵字：
蝶形運算 FFT FPGA
- 本節旨在通過給定的工程實例——“數字鐘”來熟悉Altera軟嵌入式系統的軟硬件設計方法。同時使用基于Altera FPGA的開發板將該實例進行下載驗證，完成工程設計的硬件實現。在本節中，將主要講解以下知識點。
- 關鍵字：
SOPC NiosII FPGA 數字鐘
- 以基于靜態隨機存儲器(SRAM)的現場可編程門陣列(FPGA)為例，在傳統的三次測試方法的基礎上提出了一種新穎的針對FPGA互聯資源的測試方法。該方法運用了層次化的思想，根據開關矩陣中可編程互聯點(PIP)兩端連線資源的區別將互聯資源進行層次化分類，使得以這種方式劃分的不同類別的互聯資源能夠按一定方式進行疊加測試，這就從根本上減少了實際需要的測試配置圖形和最小配置次數。
- 關鍵字：
互聯資源 分層測試 FPGA
- 本節旨在通過給定的工程實例——“Hello LED”來熟悉Altera軟嵌入式系統的軟硬件設計方法。同時使用基于Altera FPGA的開發板將該實例進行下載驗證，完成工程設計的硬件實現。本節主要講解下面一些
- 關鍵字：
SOPC NiosII FPGA
- 由于超級電容器單體性能參數的離散性，當多個單體串聯組成電容器組時，在充放電過程中容易造成過充或過放現象，嚴重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進行有效地充放電控制，防止過充或過放，提高超級電容器的循環使用次數，降低不必要的能量消耗。
- 關鍵字：
超級電容 串聯均壓 FPGA
- NIOS II使用NIOS II IDE集成開發環境來完成整個軟件工程的編輯、編譯、調試和下載。在采用NIOS處理器設計嵌入式系統時，通常會按照以下步驟。
- 關鍵字：
片上可編程系統 SOPC FPGA NiosII
- LCD 顯示離不開背光源的輔助，而現在絕大多數顯示器采用恒定亮度背光源，存在顯示效果動態模糊以及低對比度等問題，并且耗能也較為嚴重。文章著重敘述一種基于視頻內容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動態背光源設計方案。實驗采用的是TI 公司的TLC5947，具有多個輸出通道，可以適用于大規模顯示屏。
- 關鍵字：
RGB 背光 FPGA
- 介紹了一種在工程爆破振動數據采集中應用的控制器設計方案。系統采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結合成為單芯片控制器方案。
- 關鍵字：
NiosII 嵌入式處理器 FPGA
- DDR3存儲器系統可以大大提升各種數據處理應用的性能。然而，和過去幾代（DDR和DDR2）器件相比，DDR3存儲器器件有了一些新的要求。為了充分利用和發揮DDR3存儲器的優點，使用一個高效且易于使用的DDR3存儲器接口控制器是非常重要的。視屏處理應用就是一個很好的示例，說明了DDR3存儲器系統的主要需求以及在類似數據流處理系統中DDR3接口所需的特性。
- 關鍵字：
DDR3 存儲器 IP 接口控制器
- SoC即System On Chip，是片上系統簡稱。它是IC設計與工藝技術水平不斷提高的結果。SoC從整個系統的角度出發，把處理機制、模型算法、芯片結構、各層次電路直至器件的設計緊密結合起來，在單個（或少數幾個）芯片上完成整個系統的功能。所謂完整的系統一般包括中央處理器、存儲器以及外圍電路等。
- 關鍵字：
片上可編程系統 SOPC FPGA
- 可以使用Quartus II Simulator在工程中仿真任何設計。根據所需的信息類型，可以進行功能仿真以測試設計的邏輯功能，也可以進行時序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時序，或者采用Fast Timing模型進行時序仿真，在最快的器件速率等級上仿真盡可能快的時序條件。
- 關鍵字：
QuartusII 編譯 FPGA 仿真
fpga ip介紹
您好，目前還沒有人創建詞條fpga ip!
歡迎您創建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
