日前，德州儀器 (TI) 宣布推出三款基于 TMS320C67x DSP 系列的新型浮點 DSP，進一步降低了高品質音頻產品的開發成本。基于 C67x DSP 的新內核具有高效 C 語言效率，其 VLIW 架構顯著提高應用性能。TMS320C6722、TMS320C6726 與 TMS320C6727&nbs
關鍵字：
DSP TI 器件 音頻浮點
結合采用低功耗元件和低功耗設計技術在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續增長。當把可編程邏輯器件用于低功耗應用時，限制設計的低功耗非常重要。本文將討論減小動態和靜態功耗的各種方法，并且給出一些例子說明如何使功耗最小化。 功耗的三個主要來源是啟動、待機和動態功耗。器件上電時產生的相關電流即是啟動電流；待機功耗又稱作靜態功耗，是電源開啟但I/O上沒有開關活動時器件的功耗；動態功耗是指器件正常工作時的功耗。 啟動電流因器件而異
關鍵字：
FPGA 嵌入式 消費電子
美國模擬器件公司，今日發布由高級工程師David J. Katz和Rick Gentile編著的新書《Embedded Media Processing（嵌入式媒體處理）》出版。該書是為設計工程師開發嵌入式媒體處理系統撰寫的一本實用性指南，今日在波士頓市舉行的2005年嵌入式系統會議（ESC）上首次亮相。作者于2005年9月12日下午2:30至3:30在出版商Elsevier公司308號展位的特別簽售活動中與到會者見面。 Katz先生和Gentile先生將
關鍵字：
ADI DSP Embedded Media Processing 嵌入式媒體處理
市場調研公司In-Stat指出，預計2009年數字信號處理器(DSP)出貨量將達到28億個左右。2004年出貨量估計為15億個。In-Stat預測，2009年浮點DSP(floating-point DSP)的銷售額將從2004年的10億美元增長到22億美元左右。 “目前通訊和消費產業在主導DSP芯片市場。”In-Stat的分析師Max Baron在聲明中表示。“但是，2009年DSP市場的銷售額構成情況將會出現小幅變化，工業和軍用航空領
關鍵字：
DSP
摘要：介紹了一種新的電流采樣方案，提出了實用電路，闡述其工作原理，并給出了在TMS320LF240x DSP中實現的子程序。 關鍵詞： 電流采樣 數字信號處理器 運算放大器
引言 在絕大多數電機調速以及其它控制系統中都要用到電流采樣，以用于電流反饋控制。目前在高性能的電機變頻調速系統中，數字信號處理品（DSP）越來越多地被使用。其中以德州儀器（TI）公司TMS320C/LF240(X)為代表的C2000系列的DSP用得較多。現有的電流采樣方法大多采用文獻[2]的模數采樣方案，如下圖1所示：
關鍵字：
電流采樣 DSP TLC2274
介紹了一種基于DSP的程控交流電源。該交流電源不僅能夠輸出頻率幅值，可變的正弦電壓，而且能夠輸出周期性畸變電壓。電源系統采用數模混合控制，數字部分實現高精度的波形發生器和電壓有效值控制
關鍵字：
電源 研制 交流 程控 DSP 基于
介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設計方法，使用該方法實現的控制器可非常方便地對SDRAM進行控制。
關鍵字：
Verilog SDRAM FPGA 控制器
2005年，SEED迎來十年華誕，各界朋友歡聚一堂，共同見證SEED十年成就。
關鍵字：
SEED DSP
毫米波多目標信號發生器通過模擬的方法產生多種類型高精度的雷達多目標回波信號，在實際雷達系統前端不具備的條件下對雷達系統后級進行調試，便于制導武器的性能測試，大大加快新武器的研制進程。毫米波多目標信號產生的關鍵是要求回波信號距離分辨率極高，常規的多目標信號產生方法如使用數字延時線產生多目標之間的延時，其控制不靈活，并且有些延時線需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實現延時則使電路元件過多，電路的穩定性及延時的精確性也會大大降低。本文介紹一種新的產生毫米波雷達模擬器的多目標信號的方法
關鍵字：
FPGA
本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD 邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。
FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！
乒乓操作
關鍵字：
FPGA 嵌入式
利用FPGA 實現大型設計時，可能需要FPGA 具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA 設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
FPGA 設計的第一步是決定需要什么樣的時鐘速率，設計中最快的時鐘將確定FPGA 必須能處理的時鐘速率。最快時鐘速率由設計中兩個觸發器之間一個信號的傳輸時間P 來決定，如果P 大于時鐘周期T，則當信號在一個觸發
關鍵字：
FPGA 嵌入式
算術編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術編碼的一個重要特點就是可以按分數比特逼近信源熵，突破了Haffman編碼每個符號只不過能按整數個比特逼近信源熵的限制。對信源進行算術編碼，往往需要兩個過程，第一個過程是建立信源概率表，第二個過程是對信源發出的符號序列進行掃描編碼。而自適應算術編碼在對符號序列進行掃描的過程中，可一次完成上述兩個過程，即根據恰當的概率估計模型和當前符號序列中各符號出現的頻率，自適應地調整各符號的概率估計值，同時完成編碼。盡管從編碼效率上看不如已
關鍵字：
FPGA 嵌入式
設計了一種基于ＦＰＧＡ的ＨＤＬＣ協議控制系統?該系統可有效利用ＦＰＧＡ片內硬件資源，無需外圍電路，高度集成且操作簡單。重點對協議的ＣＲＣ校驗及“０”比特插入模塊進行了介紹，給出了相應的ＶＨＤＬ代碼及功能仿真波形圖。
關鍵字：
HDLC FPGA 控制協議
提出了一種基于FPGA和USB的高速數據傳輸、記錄及顯示系統的設計方案，并對其中的低電壓差分信號（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進行了介紹。
關鍵字：
FPGA USB 高速數據傳輸 記錄
2005年，獲得法國ATEME公司中國區總代理資格。
關鍵字：
SEED DSP
dsp+fpga介紹
您好，目前還沒有人創建詞條dsp+fpga!
歡迎您創建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473