asic ip核 文章 最新資訊
VERISILICON加盟“功耗前鋒倡議”加速高級低功耗設計
- 世界級ASIC設計晶圓廠及定制解決方案供應商VeriSilicon Holdings Co., Ltd.（VeriSilicon）“已經加盟功耗前鋒倡議”（ Power Forward Initiative，PFI），計劃為其ASIC客戶提供基于通用功率格式（Common Power Format，CPF）的設計解決方案。 VeriSilicon采用Cadence低功耗解決方案，是業界領先的完整的設計流程，以Si2標準的CPF為基礎，貫穿邏輯設計、驗證、實現等技術。這種針
- 關鍵字： 晶圓 VeriSilicon ASIC 低功耗 CPF
全功能硬件掃描鍵盤控制器IP核的實現
- IP（Intellectual Property），即常說的知識產權。在PLD領域中，IP核是指將數字系統中常用但比較復雜的一些功能塊設計成參數可調并以HDL源文件或加密網表形式存在的可供其他用戶直接調用的軟件模塊。由于已經過嚴格的測試和優化，使用IP核可以顯著減小設計和調試時間，提高開發效率，降低產品成本。本文以一款結構經參數化的全功能硬件掃描鍵盤控制器的開發為例，闡述IP核設計的一般方法與步驟。 1 設計的意義與可行性 鍵盤是計算機系統中最常用的人機交互輸入設備。在嵌入式系統中，用R+
- 關鍵字： 掃描鍵盤，IP核
開放性32位RISC處理器IP核的比較與分析
- 引言 隨著VLSI設計技術和深亞微米制造技術的飛速發展， SOC (System on Chip ) 技術逐漸成為了集成電路設計的主流技術。SOC 已經在便攜式手持設備、無線網絡終端和多媒體娛樂設備等領域得到了廣泛的應用。 高性能的處理器核是SOC設計中最為關鍵和核心的部分。絕大多數SOC 的處理器都采用了RISC體系結構。RISC 處理器具有指令效率高、電路面積小和功率消耗低等特點， 滿足了SOC 高性能、低成本和低功耗的設計要求。目前在SOC 設計中廣泛使用的32bit RISC 處理
- 關鍵字： 內核 RISC 處理器 IP核
紅外動目標識別跟蹤系統的DSP+FPGA實現
- 與通用集成電路相比，ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個方面的優勢，而且在大批量應用時，可降低成本。現場可編程門陣列(FPGA)是在專用ASIC的基礎上發展出來的，它克服了專用ASIC不夠靈活的缺點。與其他中小規模集成電路相比，其優點主要在于它有很強的靈活性，即其內部的具體邏輯功能可以根據需要配置，對電路的修改和維護很方便。DSP+FPGA結構最大的特點是結構靈活，有較強的通用性，適于模塊化設計，從而能夠提高算法效率;同時其開發周期較短，系統易于維護和擴展，適合于實時數字信號處理。本
- 關鍵字： ASIC
PLD公司三極化形成
- 可編程邏輯器件（PLD）在與ASIC之激戰中已經告捷：每年開始PLD設計的項目數目遠遠高于ASIC項目開工數。同時，PLD廠家之間也發生微妙的變化，由崛起時的爭強好斗和互不相讓，漸漸找到了各自的落腳點。目前看來，Xilinx的產品穩居65nm FPGA市場，Altera最大的量產在90nm FPGA，Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領域站穩了腳跟。昔日的兩個龐然大物——Xilinx和Altera之間拉開了距離，同時小型FPGA廠商如Actel躍躍欲試，漸漸跳
- 關鍵字： PLD FPGA ASIC
MCS-51單片機串行口IP核的實現
- 1 引言 隨著集成電路的深亞微米制造技術和eda技術的迅猛發展，芯片的密度和復雜度不斷提高，復用以前的設計模塊用于asic芯片和在一塊芯片上實現嵌入式系統的功能形成所謂的片上可編程系統( system on programmable chip，sopc) 已成為一種發展的新趨勢。ip core(知識產權核) 設計的重用性以及sopc 技術的出現，以其設計的靈活性大大縮短了產品的設計周期，減少了設計成本，降低了設計風險，加快了產品的上市速度。本文中介紹的串行口控制器是一種功能和通信協議與MCS-5
- 關鍵字： MCS-51 串行口 IP核 MCU和嵌入式微處理器
asic ip核介紹
您好，目前還沒有人創建詞條asic ip核!
歡迎您創建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創建詞條
歡迎您創建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創建詞條
asic ip核相關帖子
asic ip核資料下載
asic ip核專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473