首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga

        FPGA全局時鐘和第二全局時鐘資源的使用方法

        • FPGA全局時鐘和第二全局時鐘資源的使用方法-目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘,以達到最低的時鐘抖動和延遲。
        • 關鍵字: 全局時鐘  FPGA  賽靈思  

        Verilog設計中的一些避免犯錯的小技巧

        • Verilog設計中的一些避免犯錯的小技巧-這是一個在設計中常犯的錯誤列表,這些錯誤常使得你的設計不可靠或速度較慢,為了提高你的設計性能和提高速度的可靠性你必須確定你的設計通過所有的這些檢查。
        • 關鍵字: FPGA  Verilog  

        基于verilog的FPGA編程經驗總結

        • 基于verilog的FPGA編程經驗總結-用了半個多月的ISE,幾乎全是自學起來的,碰到了很多很多讓人DT好久的小問題,百度也百不到,后來還是都解決了,為了盡量方便以后的剛學ISE的童鞋不再因為一些小問題而糾結,把這幾天的經驗總結了一下。好了,廢話不多說,上料!
        • 關鍵字: verilog  FPGA  

        多核處理器會取代FPGA嗎?

        • 多核處理器會取代FPGA嗎?-有人認為諸如圖形處理器(GPU)和Tilera處理器等多核處理器在某些應用中正逐步替代現場可編程門陳列(FPGA)。理由是這些多核處理器的處理性能要高很多,例如,由于GPU起初主要負責圖形繪制,因此,其尤其善于處理單精度(SP)及(某種情況下)雙精度(DP)浮點(FP)運算。
        • 關鍵字: FPGA  GPU  Tilera  

        7 50T 入門級FPGA評估套件上手評測

        • 7 50T 入門級FPGA評估套件上手評測-FPGA即現場可編程門陣列,屬于可編程邏輯器件的一種。隨著工藝的進步和EDA設計工具的不斷發展,FPGA的門檻(學習成本和價格成本)也越來越低,目前已經成為實現數字系統的主流平臺之一。
        • 關鍵字: FPGA  可編程邏輯  Xilinx  

        FPGA的快速入門經驗談(part1)

        • FPGA的快速入門經驗談(part1)-有很多年輕人,被割裂了歷史,被荒廢了未來,迷茫, 迷茫到幾乎絕望,不過,他們還年輕,青春尚存,還有創造力,還有奮斗的資本,其中不乏不甘心被拋棄,被覆蓋之人。
        • 關鍵字: FPGA  單片機  

        FPGA開發技巧之同步復位與異步復位的理解

        • FPGA開發技巧之同步復位與異步復位的理解-前兩天和師兄討論了一下design rule其中提到了同步異步復位的比較這個常見問題,據說也是IC公司經常問到的一面試題。
        • 關鍵字: FPGA  同步復位  異步復位  

        詳細圖解在NetFPGA上創建一個OpenFlow Switch的網絡

        • 詳細圖解在NetFPGA上創建一個OpenFlow Switch的網絡-Author: KiKiCompany:Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示,我們會創建一個基于OpenFlow Switch的網絡。
        • 關鍵字: FPGA  NetFPGA  

        用FPGA實現MAC核所要完成的功能

        • 用FPGA實現MAC核所要完成的功能-MAC發送模塊可將上層協議提供的數據封裝之后通過MII接口發送給PHY。
        • 關鍵字: FPGA  MAC  MII  

        FPGA verilog實現的1602時鐘計數器

        • FPGA verilog實現的1602時鐘計數器-網上很少用人公開這一類代碼,一搜FPGA 1602,都是寫一個靜態的顯示,在實際應用中,是沒有用的,因此這個簡單的例子,給大家拋磚引玉了!
        • 關鍵字: FPGA  1602時鐘計數器  

        如何使用PlanAhead/Adept加速管腳排布

        • 如何使用PlanAhead/Adept加速管腳排布-在排布FPGA管腳生成ucf文件的過程中,當FPGA管腳較多的時候,手工排布管腳不僅效率低,而且很容易出錯。借助PlanAhead和Adept等工具,可以很方便快速的實現管腳排布。
        • 關鍵字: PlanAhead  Adept  FPGA  

        組合邏輯設計中的毛刺現象

        • 組合邏輯設計中的毛刺現象-和所有的數字電路一樣,毛刺也是FPGA電路中的棘手問題,它的出現會影響電路工作的穩定性,可靠性,嚴重時會導致整個數字系統的誤動作和邏輯紊亂。
        • 關鍵字: 毛刺  FPGA  電路  

        FPGA管腳分配時需注意的一些事項

        • FPGA管腳分配時需注意的一些事項-設計過FPGA的原理圖,看FPGA的手冊,說管腳的分配問題,如時鐘管腳要用GC類管腳,而且單端時鐘輸入時要用P類型的管腳,不能用N類型管腳等等。
        • 關鍵字: FPGA  

        學習FPGA需要注意的幾個重要問題

        • 學習FPGA需要注意的幾個重要問題-如何學好FPGA呢,很多人很困惑,多數停留在基礎位置徘徊,我就這方面問題給大家談幾點自己的看法。
        • 關鍵字: FPGA  數字電路  HDL語言  

        使用Signal Tap II采集到的數據進行Matlab仿真

        • 使用Signal Tap II采集到的數據進行Matlab仿真-在使用FPGA進行無線通信或者進行信號處理時,一般按照這樣的步驟進行
        • 關鍵字: FPGA  Matlab仿真  SignalTapII  
        共6406條 53/428 |‹ « 51 52 53 54 55 56 57 58 59 60 » ›|

        fpga介紹

        您好,目前還沒有人創建詞條 fpga!
        歡迎您創建該詞條,闡述對 fpga的理解,并與今后在此搜索 fpga的朋友們分享。    創建詞條

        熱門主題

        樹莓派    linux   
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 顺义区| 阿鲁科尔沁旗| 澎湖县| 宜春市| 大关县| 武城县| 九龙城区| 华亭县| 密云县| 商都县| 浠水县| 梁平县| 临桂县| 宜川县| 札达县| 陇南市| 洛川县| 珠海市| 休宁县| 阜新市| 赞皇县| 聂拉木县| 若尔盖县| 广饶县| 兴安盟| 嵩明县| 望江县| 屯留县| 衡东县| 肃宁县| 茂名市| 高平市| 新建县| 凤冈县| 平遥县| 安达市| 广德县| 湘潭县| 临武县| 遂平县| 开江县|