fpga 文章最新資訊

基于改進(jìn)型二步索引算法OSD電路的FPGA實(shí)現(xiàn)

基于改進(jìn)型二步索引算法OSD電路的FPGA實(shí)現(xiàn), 0 引言 OSD(on screen display)，即在屏顯示系統(tǒng)，是實(shí)現(xiàn)人機(jī)界面交互的基礎(chǔ)，在視頻處理SOC中作為重要功能模塊有著廣泛的應(yīng)用。基于SOC技術(shù)的模塊化設(shè)計(jì)要求各功能模塊盡可能小地占用電路資源，以滿足芯片系統(tǒng)
關(guān)鍵字：電路 FPGA 實(shí)現(xiàn) OSD 算法改進(jìn)型索引基于 FPGA

對(duì)基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)的研究與設(shè)計(jì)

O引言作戰(zhàn)系統(tǒng)時(shí)間的統(tǒng)一同步(時(shí)統(tǒng))的重要性越來越得到重視，只有保證整個(gè)系統(tǒng)處在同一時(shí)間的基準(zhǔn)...
關(guān)鍵字： FPGA 作戰(zhàn)系統(tǒng) 時(shí)統(tǒng)

追新逐熱還是腳踏實(shí)地？跟上技術(shù)發(fā)展的步伐

　　我真的需要那種技術(shù)嗎?我現(xiàn)在應(yīng)該購(gòu)買嗎?如果我不購(gòu)買，是不是就會(huì)處于劣勢(shì)?我會(huì)不會(huì)因?yàn)樽龀鲥e(cuò)誤的決定而出局?即便不想成為先行者，同行的壓力與技術(shù)變化的速度，也會(huì)使我們不斷面對(duì)類似的更多問題。最終，我們還是得想辦法回到正確的技術(shù)軌道上來。　　研究、保持使用最新技術(shù)以及直覺，都將有助于縮小這些決定的范圍，不過最終還是得在冒險(xiǎn)一試與放棄之間做出選擇。即使有些不情愿或者也許有點(diǎn)晚，我們?nèi)匀粨碜o(hù)變革。　　在消費(fèi)類電子產(chǎn)品前沿，事情并不總是那么順理成章的。無論行業(yè)評(píng)論員的權(quán)威意見是什么，也不管他們給予怎樣
關(guān)鍵字： Altium FPGA 設(shè)計(jì)工具

32階FIR濾波器的FPGA實(shí)現(xiàn)

隨著軟件無線電的發(fā)展。對(duì)于濾波器的處理速度要求越來越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器，但是DSP處理器采用的是串行運(yùn)算，而FPGA是現(xiàn)場(chǎng)可編程陣列，可以實(shí)現(xiàn)專用集成電路，另外還可以采用純并行結(jié)構(gòu)
關(guān)鍵字： FPGA FIR 濾波器

FPGA開發(fā)中按鍵消抖與單脈沖發(fā)生器電路

FPGA開發(fā)中常用到單脈沖發(fā)生器。一些文章介紹過產(chǎn)生單脈沖的電路，產(chǎn)生的單脈沖脈寬和相位都不能與時(shí)鐘同步，只能用在要求不嚴(yán)格的場(chǎng)合。筆者目前從事的課題中需要一個(gè)與時(shí)鐘周期等寬，相位與時(shí)鐘周期相同的鍵
關(guān)鍵字： FPGA 按鍵消抖單脈沖發(fā)生器電路

超越 SoC 的設(shè)計(jì)創(chuàng)新

　　大多數(shù)軟、硬件工程師都很熟悉 FPGA，這點(diǎn)應(yīng)該勿庸置疑。這種熟悉不見得是實(shí)質(zhì)性的熟悉，而是從概念上比較了解，也就是說 FPGA 功能的快速發(fā)展和成本的不斷下降是大家都不容忽略的優(yōu)勢(shì)。同時(shí)，他們也認(rèn)識(shí)到這種可編程器件顯然能方便地作為各種數(shù)字電路以及邏輯處理的高靈活度、低成本的載體。　　基本說來，在設(shè)計(jì)方案中發(fā)揮 FPGA 的功能就是簡(jiǎn)單地映射出所需的邏輯，然后將其下載至適當(dāng)容量大小的器件中。這有些像大型處理器系統(tǒng)主體設(shè)計(jì)的輔助支持工作，而且在該層面上也確實(shí)發(fā)揮著自身的支持性作用。　　近期一些應(yīng)
關(guān)鍵字： SoC FPGA

基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

設(shè)計(jì)基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核，介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動(dòng)顯示方式和IP核設(shè)計(jì)方法，給出8段數(shù)碼管動(dòng)態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動(dòng)程序。此IP核可例化成1～8個(gè)共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個(gè)數(shù)碼管同時(shí)顯示數(shù)字和小數(shù)點(diǎn)位。測(cè)試結(jié)果表明，該IP核工作可靠、穩(wěn)定，可直接應(yīng)用于電子設(shè)計(jì)中。
關(guān)鍵字： FPGA 8段數(shù)碼管動(dòng)態(tài)顯示 IP核

基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

針對(duì)某恒溫箱控制系統(tǒng)中存在的非線性、時(shí)變等特點(diǎn)，結(jié)合傳統(tǒng)PID與現(xiàn)代模糊控制理論，以EP1C12型FP-GA為核心控制器，采用模塊化思想，設(shè)計(jì)并實(shí)現(xiàn)溫度模糊自適應(yīng)PID控制。實(shí)際運(yùn)行結(jié)果表明，采用該方法可明顯改善控制效果，在簡(jiǎn)化設(shè)計(jì)的同時(shí)，也可提高系統(tǒng)的運(yùn)算速度和可靠性。
關(guān)鍵字： PID 控制器設(shè)計(jì) 適應(yīng) 模糊 FPGA 溫度基于

基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)

1　引　言　　同步在通信系統(tǒng)中占有非常重要的地位,同步系統(tǒng)性能的高低在很大程度上決定了通信系統(tǒng)的質(zhì)量,甚至通信的成敗。相關(guān)器是同步系統(tǒng)的關(guān)鍵部件之一,因此,要求相關(guān)器須有比其它部件更高的可靠性。
關(guān)鍵字： FPGA 數(shù)字相關(guān)器

基于ADC和FPGA脈沖信號(hào)測(cè)量的設(shè)計(jì)方案

0引言測(cè)頻和測(cè)脈寬現(xiàn)在有多種方法。通?；贛CU的信號(hào)參數(shù)測(cè)量，由于其MCU工作頻率很低，所以能夠達(dá)到...
關(guān)鍵字：測(cè)量脈沖信號(hào) ADC FPGA

對(duì)基于FPGA的高速路由查找算法的研究

0引言隨著網(wǎng)絡(luò)流量的不斷增加和路由表容量的不斷增大，路由查找已經(jīng)成為制約因特網(wǎng)的主要瓶頸。盡...
關(guān)鍵字： FPGA 高速路由查找算法

基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢(shì)，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大商
關(guān)鍵字： FPGA

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn),三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國(guó)內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特
關(guān)鍵字：核心架構(gòu) 設(shè)計(jì) 實(shí)現(xiàn) DSP FPGA 圖像信息處理三維 FPGA dsp

2011年EPON將迎來騰飛時(shí)代

　　根據(jù)國(guó)內(nèi)主要寬帶運(yùn)營(yíng)商的要求及規(guī)劃，未來的發(fā)展依然會(huì)以EPON為主，包括10G和1G的EPON。為了應(yīng)對(duì)國(guó)內(nèi)接入網(wǎng)市場(chǎng)對(duì)于EPON產(chǎn)品形態(tài)的需求，我們基于芯片設(shè)計(jì)了一些不同形態(tài)的解決方案：包括能提供2路硬件解碼或軟件解碼的VoIPONU的參考設(shè)計(jì);整合了4口以太網(wǎng)交換機(jī)的多用戶接入終端的參考設(shè)計(jì);高密度16口、24口以太網(wǎng)交換機(jī)的MDU參考設(shè)計(jì)，以及計(jì)劃中的整合了16口IPPBX的參考設(shè)計(jì)等。　　普然的10GEPON方案是一個(gè)基于FPGA的SoC(系統(tǒng)級(jí)芯片)MAC，其包涵一個(gè)強(qiáng)大的包處理引擎，從
關(guān)鍵字： FPGA EPON SoC

基于FPGA的AGWN信號(hào)生成器

在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)，采用自頂向下的設(shè)計(jì)思路，將AGWN信號(hào)分成若干模塊，最終使用Verilog硬件描述語言，完成了通信
關(guān)鍵字： FPGA AGWN 信號(hào) 生成器