首頁 > 新聞中心 > EDA/PCB > 制程/工藝
5多年來，在摩爾定律似乎不可避免的推動(dòng)下，工程師們設(shè)法每兩年將他們可以封裝到同一區(qū)域中的晶體管數(shù)量增加一倍。但是，當(dāng)該行業(yè)追求邏輯密度時(shí)，一個(gè)不需要的副作用變得更加突出：熱量。在當(dāng)今的 CPU 和&n......
臺(tái)積電在其 2025 年北美技術(shù)研討會(huì)上透露，該公司有望在今年下半年開始大批量生產(chǎn) N2（2nm 級）芯片，這是其首個(gè)依賴于全環(huán)繞柵極 （GAA） 納米片晶體管的生產(chǎn)技術(shù)。這個(gè)新節(jié)點(diǎn)將支持明年推出的眾多產(chǎn)品，包括 AMD......
麻省理工學(xué)院的研究人員開發(fā)了一種制造材料的新技術(shù)，使它們變得柔韌，同時(shí)保持強(qiáng)度和一些剛度。根據(jù)麻省理工學(xué)院新聞的報(bào)道，研究團(tuán)隊(duì)通過使用結(jié)合了微觀支柱和編織架構(gòu)的微觀雙網(wǎng)絡(luò)設(shè)計(jì)來實(shí)現(xiàn)了這一點(diǎn)。這種組合首先在類似有機(jī)玻璃的聚......
您可能經(jīng)常認(rèn)為處理器相對較小，但 TSMC 正在開發(fā)其 CoWoS 技術(shù)的一個(gè)版本，使其合作伙伴能夠構(gòu)建 9.5 個(gè)標(biāo)線大小 （7,885 mm^2） 的多小芯片組件，并將依賴于 120×150 mm 的基板 （18,0......
臺(tái)積電董事長魏哲家日前于法說會(huì)上進(jìn)一步說明擴(kuò)產(chǎn)藍(lán)圖，目前在美國共計(jì)投資1,650億美元，建置6座晶圓廠、2座先進(jìn)封裝廠，及1座千人研發(fā)中心，而臺(tái)灣正在興建與計(jì)劃中的產(chǎn)線，則有11座晶圓廠與4座先進(jìn)封裝廠。半導(dǎo)體供應(yīng)鏈表示......
臺(tái)積電在其 2025 年北美技術(shù)研討會(huì)上透露，該公司按計(jì)劃于 2024 年第四季度開始采用其性能增強(qiáng)型 N3P（第 3 代 3nm 級）工藝技術(shù)生產(chǎn)芯片。N3P 是 N3E 的后續(xù)產(chǎn)品，面向需要增強(qiáng)性能同時(shí)保留 ......
Avicena 將與臺(tái)積電合作，為 Avicena 革命性的基于 LightBundle microLED 的互連優(yōu)化光電探測器 （PD） 陣列。LightBundle 互連支持超過 1 Tbps/mm 的海岸線密度，并......
4月24日消息，據(jù)媒體報(bào)道，盡管面臨著重重困難，但俄羅斯仍計(jì)劃在2030年前實(shí)現(xiàn)28nm芯片的本土化量產(chǎn)。這一計(jì)劃由俄羅斯國家科技與技術(shù)研究院（MCST）主導(dǎo)，旨在開發(fā)基于SPARC架構(gòu)的Elbrus處理器，以滿足俄羅斯......
臺(tái)積電公布了其 A14（1.4 納米級）制造技術(shù)，它承諾將在其 N2 （2 納米）工藝中提供顯著的性能、功率和晶體管密度優(yōu)勢。在周三舉行的 2025 年北美技術(shù)研討會(huì)上，該公司透露，新節(jié)點(diǎn)將依賴其第二代全環(huán)繞柵極 （GA......
財(cái)聯(lián)社4月23日訊（編輯 馬蘭）據(jù)媒體報(bào)道，英特爾正委托臺(tái)積電使用其2納米制程生產(chǎn)Nova Lake CPU。考慮到英特爾自己擁有18A工藝，且一直宣傳該工藝勝過臺(tái)積電的2納米技術(shù)，這份代工合同可能透露出一些引人深思的訊......
43.2%在閱讀
23.2%在互動(dòng)
