臺積電率先推出28納米低耗電平臺

　　臺灣積體電路制造股份有限公司今(17)日宣布領先專業積體電路制造服務領域，成功開發28納米低耗電技術，同時配合雙/三閘極氧化層(dual/triple gate oxide)工藝，將32納米工藝所使用的氮氧化硅(Silicon Oxynitride，SiON))/多晶硅(poly Si)材料延伸至28納米工藝，使得半導體可以持續往先進工藝技術推進。此一工藝技術的優勢還包括高密度與低Vcc_min六電晶體靜態隨機存取記憶體(SRAM)元件、低漏電電晶體、已通過驗證的傳統類比/射頻/電子熔線(analog/RF/electrical fuse) 元件、低電阻-電容延遲(low-RC)的低介電質銅導線(Cu-low-k interconnect)。此項成果已于今天在日本京都所舉行的2009超大型積體電路技術及元件技術研討會(2009 Symposia on VLSI Technology and Circuits)上發表。

　　此外，此篇論文中指出，使用28納米雙/三閘極氧化層系統單晶片技術所產出的64Mb SRAM，良率十分優異。此一SRAM的元件尺寸為0.127平方微米，相當具有競爭力，晶片閘密度(raw gate density)高達每平方公厘390萬個閘。在SRAM Vcc_min、電子熔線及類比領域的優異表現足以證明此工藝技術的可制造性(manufacturability)。

　　此一領先的工藝技術再次展現臺積公司在低耗電、高效能工藝采用氮氧化硅/多晶硅材料，提供客戶深具成本效益解決方案的承諾及能力。在這篇論文中，藉由應變硅( straining engineering) 與極具競爭力的氧化層厚度最佳化的氮氧化硅材料所產出的電晶體，與前一世代的45納米工藝技術相較，不但速度提高25~40%，操作功耗減少30~50%，還擁有低待機及低操作功耗的優勢。

　　臺積公司研究暨發展副總經理孫元成博士表示，此一進展要歸功于客戶們和臺積公司的密切合作?？蛻粜枰褂?8納米技術來突破半導體應用的新范疇，而我們在創新之路上的不斷精進，將有助于半導體產業的創新者所設計的最先進應用得到落實。

　　臺積公司早在2008年9月即宣布將28納米工藝定位為全世代(Full Node)工藝，提供客戶使用具能源效率的高效能及低耗電工藝技術，并預計于2010年初開始生產。臺積公司預計依照原定時程提供客戶28納米技術平臺。