Siemens對數(shù)字孿生的芯片、封裝老化進(jìn)行建模

Siemens EDA 正在開發(fā)復(fù)雜芯片封裝隨時(shí)間老化的模型，作為其工具的一部分，以創(chuàng)建高達(dá)機(jī)架級別的數(shù)字孿生。這將在未來三個(gè)月內(nèi)作為 Calibre 3D 系列的一部分推出。

除了 Innovator3D IC 工具外，Calibre 3DStress 工具還使用熱機(jī)械分析來識別晶體管級應(yīng)力的電氣影響。這些工具共同旨在降低復(fù)雜的下一代 2.5D/3D IC 和小芯片設(shè)計(jì)中的設(shè)計(jì)、良率和可靠性風(fēng)險(xiǎn)。

小芯片設(shè)計(jì)中老化的影響尤為重要，因?yàn)榛旌狭瞬煌墓に嚰夹g(shù)、更薄的芯片和更高的功耗，再加上安裝在基板上。隨著 2.5D/3D IC 架構(gòu)的芯片更薄和更高的封裝加工溫度，芯片和小芯片設(shè)計(jì)人員發(fā)現(xiàn)，在芯片級別驗(yàn)證和測試的設(shè)計(jì)在封裝回流后通常不再符合規(guī)格。

Calibre 3DStress 從芯片級開始，但在未來六個(gè)月內(nèi)將擴(kuò)展到封裝，以支持機(jī)架級的數(shù)字孿生。

“一些故障模式是由封裝驅(qū)動的，”Siemens EDA 高級產(chǎn)品工程師 Shetha Nolke 說。“我們從模具開始，但很難快速對衰老進(jìn)行建模，因此仍在研究如何做到這一點(diǎn)，”她說。

“最初，我們看到該工具用于從打包開始的簽核流程，我們看到客戶在接下來的六個(gè)月內(nèi)創(chuàng)建簽核標(biāo)準(zhǔn)。Te 數(shù)字孿生為多個(gè)團(tuán)隊(duì)提供了多個(gè)數(shù)據(jù)視圖，因此擁有一致的數(shù)字孿生可以在不同的設(shè)計(jì)組之間提供一致性。如果我們將其擴(kuò)展，我們可以將其擴(kuò)展到包括電路板和系統(tǒng)，作為一個(gè)連續(xù)體到機(jī)架。

她說，STMicroelectronics 正在全球流程中使用這些工具進(jìn)行定性開發(fā)和定量簽核。

“與片上系統(tǒng)相比，這是一個(gè)很大的變化，不僅與在較小節(jié)點(diǎn)上設(shè)計(jì)芯片相比，而且 SoC 工藝與封裝工藝完全不同，”她說。“在更高的功率下工作存在熱問題，并且封裝的工藝階段施加了固定的約束和比 SoC 更高的溫度，芯片更薄，材料更多樣化，因此我們帶來了對完整機(jī)械分析的理解。”

“我們?yōu)殡娐贩抡嫣峁┓聪蜃⑨專员汶娐诽崛【哂袘?yīng)力感知能力，專注于芯片以了解應(yīng)力分析及其對可靠性的影響。這有助于優(yōu)化 IC 布局以避免可靠性問題。我們還提供了一種方法，可以獲取結(jié)果并對其進(jìn)行反向注釋，以了解應(yīng)力對芯片和封裝的影響，使其按設(shè)計(jì)運(yùn)行。

Innovator3D 工具套件包括 Innovator3D IC Integrator，這是一個(gè)用于使用統(tǒng)一數(shù)據(jù)模型構(gòu)建數(shù)字孿生的整合駕駛艙，用于設(shè)計(jì)規(guī)劃、原型制作和預(yù)測分析;用于構(gòu)建時(shí)校正封裝中介層和襯底實(shí)現(xiàn)的 Innovator3D IC Layout 解決方案;Innovator3D IC 協(xié)議分析儀，用于小芯片到小芯片和晶粒到晶粒接口一致性分析;以及 Innovator3D IC 數(shù)據(jù)管理解決方案，用于設(shè)計(jì)和設(shè)計(jì)數(shù)據(jù) IP 的在制品管理。

Calibre 3DStress 中的新多物理場引擎支持在 3D IC 封裝環(huán)境中對熱機(jī)械應(yīng)力和翹曲進(jìn)行精確的晶體管級分析、驗(yàn)證和調(diào)試，使芯片設(shè)計(jì)人員能夠在開發(fā)周期的早期評估芯片-封裝交互將如何影響其設(shè)計(jì)的功能。這不僅可以防止將來的故障，還可以優(yōu)化設(shè)計(jì)以獲得更好的性能和耐用性。

“2023 年，我們采用了西門子的技術(shù)來應(yīng)對我們高級平臺解決方案的復(fù)雜設(shè)計(jì)和集成挑戰(zhàn)。Innovator3D IC 解決方案套件在實(shí)現(xiàn)我們向 AI 和 HPC 數(shù)據(jù)中心提供的高性能解決方案方面發(fā)揮著關(guān)鍵作用，“領(lǐng)先的無晶圓廠 AI 平臺提供商 Chipletz 首席執(zhí)行官 Bryan Black 說。

“Siemens EDA 的 Calibre 3DStress 工具可以綜合與 3D IC 架構(gòu)相關(guān)的組件、材料和工藝的復(fù)雜性，并可以創(chuàng)建準(zhǔn)確的 IP 級應(yīng)力分析。使用它，意法半導(dǎo)體能夠?qū)嵤┰缙谠O(shè)計(jì)規(guī)劃和簽核流程，并準(zhǔn)確模擬 3D IC 封裝中 IP 級應(yīng)力導(dǎo)致的潛在電氣故障。結(jié)果是提高了可靠性和質(zhì)量，并縮短了上市時(shí)間，“意法半導(dǎo)體 APMS 中央研發(fā)高級總監(jiān) Sandro Dalle Feste 說