臺積電 1.6nm，2026 年量產

近日，臺積電在其歐洲開放創新平臺論壇上宣布，計劃在 2025 年末開始大規模量產 N2 工藝，A16（1.6nm 級）工藝則預計在 2026 年末投產。公司表示，先進工藝的開發正按路線圖推進，未來幾年基本保持不變。

新的生產節點采用臺積電的超級電源軌（SPR）背面供電網絡（BSPDN），可實現增強的供電，將所有電源通過芯片背面傳輸，并提高晶體管密度。但是，雖然 BSPDN 解決了一些問題，但它也帶來了其他挑戰，因此需要額外的設計工作。

從 2025 年末到 2026 年末，N2P、N2X 和 A16 將陸續推出，不會同時出現，但都會在 2026 年年底前為大批量生產做好準備。這些技術有許多相似之處，包括采用 GAA 架構的晶體管以及高性能金屬-絕緣體-金屬電容器。

A16 工藝還將結合臺積電的超級電軌架構，即背部供電技術。這可以釋放出更多的布局空間，提升邏輯密度和效能，適用于具有復雜信號及密集供電網絡的高性能計算產品。與 N2P 工藝相比，A16 在相同工作電壓下速度快了 8-10%，或在相同速度下功耗降低 15-20%，同時密度提高至原來的 1.1 倍。

臺積電設計解決方案探索和技術基準測試部門總監 Ken Wang 表示，從架構上講，A16 晶體管與 N2 晶體管相似。這簡化了從 N2 遷移到該工藝技術的過程。

「從 N2P 到 A16 的邏輯布局遷移實際上非常簡單，因為單元結構和大多數布局模式都完全相同，」Ken Wang 說。「因此，除了保持相同的正面結構外，A16 的優點還在于它繼承了 N2 設備寬度調制的 NanoFlex 功能，以實現最大驅動強度。」

臺積電的超級電源軌通過專門的接觸器將背面供電網絡直接連接到每個晶體管的源極和漏極，從而最大限度地縮短了導線長度和電阻，以最大限度地提高性能和功率效率。從生產角度來看，這種實現是最復雜的 BSPDN 設計之一，其復雜性超過英特爾的 PowerVia。

然而，先進的 BSPDN 實現也意味著芯片設計人員必須完全重新設計他們的供電網絡，以新的方式進行布線，因此，應用新的布局和布線策略，這是意料之中的。此外，他們還必須進行一些熱緩解，因為芯片的熱點現在將位于一組導線下方，使散熱更加困難。

設計帶有背面 PDN 的芯片本質上意味著采用新的實現方法，因為許多事情都在發生變化，包括設計流程本身。Ken Wang 提到了使用新的熱感知布局和布線軟件、新的時鐘樹構造、不同的 IR-Drop 分析、不同的功率域和不同的熱分析簽核等。

考慮到新的實施流程，需要新版本的 EDA 工具和仿真軟件。由于 A16 類似于臺積電 N2 的節點，因此許多事情都已準備就緒，盡管 Cadence 和新思科技（Synopsy）等領先 EDA 制造商僅推出了「pre-0.5 版本」工具。

「A16 是一種適合復雜路線和高密度 PDN 設計的技術，」Ken Wang 說。「然而，它也帶來了新的挑戰，因此需要額外的設計工作。我們的背面接觸 VB 也需要認真完成硅驗證。與此同時，我們有一個全面的 A16 EDA 支持計劃，該計劃正在進行中，我們將繼續更新 A16 EDA 狀態。」

值得注意的是，A16 工藝未出先火，已經獲得多方預定。此前有消息稱，OpenAI 將采用臺積電最先進 A16 工藝制程，即 1.6nm 定制芯片，專為 Sora 打造。根據規劃，OpenAI 的 ASIC 芯片預計將陸續在臺積電 3 納米和后續 A16 制程中投片生產。

作為目前披露的最先進制程，A16 也是臺積電邁向埃米級的第一步，預計 2026 年下半年開始量產，2027 年上市。相比之下，英特爾和三星的同級別工藝——14A 和 SF 1.4，預計要到 2027 年才能量產。

而且不同于英特爾，臺積電曾表示，ASML 最新的 High-NA EUV 光刻機并不是是生產 A16 工藝芯片所必需的。據悉，High-NA EUV 光刻機每臺的成本達 3.8 億美元以上

但值得注意的是，A16 的 BSPDN 工藝較為復雜且被臺積電宣稱為「世界首創」，目前還沒有人正在大規模生產，因此這份計劃仍有很大的變化空間。