臺積電2nm制程工藝取得新進展 2nm競爭賽道進入預熱模式

據國外媒體報道，推進3nm制程工藝今年下半年量產的臺積電，在更先進的2nm制程工藝的研發方面已取得重大進展，預計在明年年中就將開始風險試產 —— 也就意味著臺積電2nm制程工藝距量產又更近了一步。

業界估計，臺積電2nm試產時間點最快在2024年，并于2025年量產，之后再進入1nm以及后續更新世代的“埃米”制程。

臺積電去年底正式提出中科擴建廠計劃，設廠面積近95公頃，總投資金額達8000億至10000億元新臺幣，初期可創造4500個工作機會。以投資規模及近百公頃設廠土地面積研判，除了規劃2nm廠，后續的1nm廠也可能落腳此處。

據臺灣《經濟日報》報道，臺積電2nm建廠計劃相關環保評審文件已提交送審，力爭明年上半年通過環評，隨即交地建廠，第一期廠預計2024年底前投產。

由于高性能計算（HPC）相當仰賴先進制程，而臺積電在先進制程所掌握著絕對優勢，是臺積電之所以能夠在半導體產業屹立不搖、獨當一面的重要原因之一。但是先跑并不意味著先贏，關鍵還是在客戶最終決定采用誰的制程來生產產品。

目前臺積電在5nm制程的地位已經相當穩固，而有能力部署2nm先進制程的半導體公司，不外乎就是臺積電、三星與英特爾三家公司。依照過去的發展，臺積電最終會在良率及效能上技壓群雄，進入2nm后的時代，歷史是否會完美復刻？

2nm競爭賽道進入預熱模式

三星作為臺積電最強有力的對手，近幾年的發展速度飛快，并且多次公開表示要在芯片加工領域與臺積電展開競爭，計劃在2030年超越臺積電，成為全球最大的系統級芯片制造商。按照三星和臺積電的差距來看，三星實現反超還有很長的路要走，原因在于：

· 臺積電在晶圓代工領域積累了豐富的客戶資源，包括蘋果、華為、高通、英偉達等。對于追求先進制程迭代速率較快的企業而言，先進工藝技術的搶先且穩定，產品更早發售的市場優勢非常關鍵。

· 產能方面，現在臺積電的晶圓代工產能領先三星于三倍之多，在產能使用和保障上，臺積電目前更有優勢。

· 不能忽視的是臺積電屬于純晶圓代工廠，而三星是一個IDM企業，自身生產的產品和一些純IC設計廠商的產品具有競爭關系，客戶也會在挑選代工廠商上有所考慮。

· 另外，以往的經驗來看，三星在晶體管參數、芯片功耗、發熱問題、良品率上都比臺積電略遜一籌。特別是采用三星制程的芯片始終擺脫不了嚴重過熱問題，性能也低于臺積電所代工的芯片，使得三星很難擴大市場占有率。

半導體已成為戰略物資，讓外界更加關心全球先進制程競賽的戰局變化。在7nm和5nm制程工藝的量產時間上基本能跟上臺積電節奏的三星電子，在更先進的3nm制程工藝上有望先于臺積電量產，有報道稱他們正推進在二季度量產。

三星電子方面已經宣布，他們早期3nm級柵極全能（3GAE）工藝將在二季度量產。三星電子宣布的這一消息，也就意味著業界首個3nm制程工藝即將量產，將是首個采用全環繞柵極晶體管（GAA）的制程工藝。

從理論上講，與目前使用的鰭式場效應晶體管（FinFET）相比，GAAFET有許多優勢。在GAA晶體管中，通道是水平的，被柵極所包圍；GAA通道是利用外延和選擇性材料去除形成的，這使得設計者可以通過調整晶體管通道的寬度來精確地調整它們。通過更寬的通道獲得高性能，通過更窄的通道獲得低功率。這樣的精度大大降低了晶體管的漏電電流以及晶體管的性能變化，這意味著更快的投產時間、上市時間和提高產量。

無論三星、臺積電誰將跑贏3nm之爭，先進制程的王者之戰，勢必會延伸至2nm技術。外界有所擔心的是，三星的3nm制程就采用GAA技術，2nm技術則依此延伸；但是，臺積電的3nm依舊使用原有的FinFET架構，直到2nm才采用GAAFET工藝，是否會因此處于下風。

目前來看臺積電已經試產了3nm芯片，預計今年將會量產。但是從研發到生產上，臺積電從3nm制程到2nm制程，即從FinFET轉到GAAFET還需要有一定的適應調節能力時間。

平面晶體管、FinFET以及GAA FET示意圖

3nm將是一個長節點，在該節點上將有大量需求，那些對計算能效有更高要求的客戶可以率先轉向2nm，預計3nm和2nm將重疊并存相當長的一段時間。

作為唯一能跟上臺積電腳步的芯片制造巨頭，三星又有新動作。這段時間三星副會長李在镕正在歐洲進行訪問，期間可能將到訪ASML交涉采購EUV光刻機的事項。

除此之外，在此之前就有不少關于三星收購恩智浦的傳聞，現在隨著李在镕在歐洲的到訪工作展開，又傳出要收購的消息。不過三星收購恩智浦的消息還處在傳聞階段，并沒有展開實質性動作。而且就算三星決意要收購恩智浦也沒有那么容易，還需要獲得各國監管的批準。

在先進制程之戰中，還有兩位選手值得關注，那就是英特爾和IBM。

· 英特爾公布了最新的技術路線，首先把重要工藝命名進行了修改10nm技術改名Intel 7、7nm技術改為Intel 4、5nm技術改成Intel 3、2nm技術改成Intel 20A。Intel 20A工藝也是開始由FinFET工藝轉向了GAA晶體管，其中將會采用RibbonFET和PowerVia技術。

· IBM在2021年5月發布的全球首個2nm制造工藝，并在紐約州奧爾巴尼的工廠展示了2nm工藝生產的完整300mm晶圓。據預計，IBM 2nm工藝或能在每平方毫米芯片上集成3.33億個晶體管。相比之下，臺積電5nm工藝每平方毫米約為1.71億個晶體管，三星5nm工藝每平方毫米約為1.27億個晶體管。但是此款2nm芯片，并未實現真正產業化，這種實驗室工藝與量產工藝差距很大。

2nm制程所面對的挑戰

想要研發出2nm芯片，所需要的環節非常繁多且缺一不可，其中晶體管架構方式的轉變和優化就是技術的象征，新型材料的選擇與應用一樣會起到至關重要的作用。半導體制程已逐漸逼近物理極限，因此晶體管架構的改變、新興材料的應用、亦或是封裝技術的演進都會是芯片持續提高效能、降低功耗的關鍵。

目前，2nm制程技術關注的重點在于晶體管架構將由FinFET正式進入GAAFET世代。相較于FinFET，GAAFET架構為四面環繞式包覆，更能有效提高效能同時控制漏電 (降低功耗)。GAAFET工藝采用的是納米線溝道設計，溝道整個外輪廓都被柵極完美包裹，對溝道的控制能力會更好，并且擁有更好的靜電特性，尺寸能夠進一步微縮。

還需要考慮的是，現有的光刻機是否已經滿足2nm的開發需求？當前的光刻機支持2nm工藝的研發是完全沒有問題，5nm量產工藝的光刻機使用多層曝光工藝就可以實現。但是考慮到成本，2nm量產需要的光刻機目前ASML還在開發中。

據公開信息，荷蘭ASML公司正在研發High NA（高數值孔徑）EUV光刻機，可滿足2nm的研發和生產需求。首臺High NA EUV光刻機將于2023年開放早期測試，并從2025年開始量產。但具體來看，滿足2nm制程生產需求的光刻機還需要突破光學分辨率的問題。同時，為適應2nm的開發需求，光刻膠也需要進行進一步的革新以滿足光刻機更高分辨率的需求。

先進工藝肯定會遭遇物理瓶頸，摩爾定律也肯定面臨失效風險，后摩爾時代的重點將不會聚焦在無限制提升工藝制程上面，而是通過先進封裝、Chiplet、優化芯片架構，甚至提升軟件層面的算法，來提升芯片的運算效率，在這些領域，可供提升的空間還很大。

后摩爾時代中，先進工藝的發展歷程是否還會穩步發展下去？眾所周知，先進工藝代工價格非常昂貴，民用芯片一是考慮性能，二就是價格。一個不可否認的事實是，現有的成熟工藝幾乎已經完全可以滿足民用類芯片的所有需求。除非在新的通信技術加持下推出需要超大算力、存儲容量的爆款應用產品，否則很難讓普通消費者為手機支付較大開支，來進一步大幅提升性能。

美國喬治敦大學沃爾什外交學院安全與新興技術中心（CSET）發布的信息顯示，臺積電一片采用3nm制程的12英寸晶圓，代工制造費用約為3萬美元，大約是5nm的1.75倍。在裸片（die）面積不變（即升級架構，不增加晶體管數量）、良率不變的情況下，未來蘋果A17處理器如果采用3nm制程，成本將上漲到154美元/顆，成為iPhone第一成本部件，而5nm的A15處理器只是iPhone的第三大成本零部件。