新聞中心

        EEPW首頁 > EDA/PCB > 業界動態 > 新思科技與GF合作為12LP+FinFET解決方案開發DesignWare IP產品組合

        新思科技與GF合作為12LP+FinFET解決方案開發DesignWare IP產品組合

        作者: 時間:2020-10-22 來源:美通社 收藏

        要點: 

        本文引用地址:http://www.104case.com/article/202010/419489.htm
        • 用于GF 12LP+解決方案的核產品組合包括USB4、PCIe 5.0、Die-to-Die HBI和112G USR/XSR、112G Ethernet、DDR5、LPDDR5、MIPI、OTP NVM等 

        • 兩家公司之間的長期合作已成功實現了核從180納米到12納米的開發,可應用于廣泛領域

        (Synopsys, Inc.,納斯達克股票代碼:SNPS)今日宣布與GLOBALFOUNDRIES?(GF?)開展合作,開發用于GF的12LP+ FinFET解決方案的廣泛DesignWare? IP產品組合,包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY、模擬到數字轉換器和一次性可編程(OTP)非易失性存儲器(NVM)IP。DesignWare IP核經過優化,可滿足GF12LP+解決方案中云計算和AI芯片對高帶寬內存吞吐量和可靠高性能連接的需求。此次合作標志著兩家公司之間長期成功合作的又一重要里程碑。

        作為GF最先進的FinFET解決方案,12LP+以GF成熟的14納米/12LP平臺為基礎。該平臺現已成功出貨超過一百萬片晶圓。相較于12LP,12LP+的性能提升包括SoC水平邏輯性能提高了20%以及邏輯晶片尺寸方面改進了10%。

        “我們的12LP+解決方案經專門設計,集性能、功率和面積的出色表現于一體,可滿足高性能計算、云和邊緣AI加速器、存儲以及航空航天和國防應用領域的特定需求。”GF生態系統和設計解決方案副總裁Mark Ireland表示, “通過與領先的IP供應商合作,共同開發可用于GF12LP +解決方案的一系列高質量DesignWare IP核,為我們的共同客戶提供更大的差異化優勢和更高的價值,同時在最大程度上降低他們的開發成本并加快產品上市時間。借助Die-to-Die IP,我們可以為那些轉向小芯片架構并尋求更低產品成本和更高配置靈活性的客戶提供支持。”

        “作為值得信賴的IP供應商,繼續加強與GF這樣的重要晶片代工廠合作方面的投入,以提供融合最新工藝技術的高品質DesignWare IP核,讓設計人員可以獲益于性能、功率和尺寸方面的改進。”新思科技 IP營銷和戰略高級副總裁John Koeter表示, “數十年來,我們與GF開展長期合作,為設計人員提供了包括12LP+解決方案在內的基于GF技術的業內最廣泛IP組合,協助其集成包括快速增長的高性能計算、云和邊緣AI加速器以及存儲、航空航天和國防等應用市場所需的最新一代IP。”



        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 太原市| 卢湾区| 陈巴尔虎旗| 丽江市| 松潘县| 安丘市| 佛教| 周口市| 姚安县| 通州市| 冕宁县| 乐昌市| 海口市| 随州市| 蒙山县| 丰顺县| 灵宝市| 浙江省| 泰顺县| 太谷县| 尼木县| 龙州县| 浦东新区| 阿拉善左旗| 怀柔区| 万盛区| 天等县| 土默特右旗| 双柏县| 象山县| 巧家县| 清水河县| 都江堰市| 新泰市| 双牌县| 延长县| 忻州市| 双鸭山市| 修水县| 桂阳县| 三门峡市|