傳三星PK臺積電 修正晶元代工戰略

　　三星量產10nm級DRAM芯片

　　根據日經技術在線對三星的報道，我們看到2016年開始，三星DRAM采用10nm級工藝的工作一直在推動中，并且展示出了新產品和新工藝。

　　2016年4月5日，韓國三星電子宣布，開始量產采用10nm級工藝制造的首款DRAM芯片。新產品為DDR4型8Mbit產品。

　　此次發布的DDR4型DRAM芯片采用10nm級(1x)工藝制造。三星面向此次的芯片，新開發了自主設計的新存儲單元結構、四重曝光(QuadruplePatterningTechnology)技術、采用極薄絕緣膜形成技術制作的厚度均勻的存儲電容等。由此，無需使用EUV裝置，可利用現有的液浸ArF裝置量產。三星還預定將此次的技術用于下一代10nm(1y)工藝的開發。

　　新款DRAM芯片支持3200Mbps的速度，較現有20nm級DDR4型芯片的2400Mbps提高了30%，而耗電量削減了10～20%。三星預定在不久的將來開發采用此次的10nm級工藝的移動DRAM。

　　該公司還將采用以此次的8Gbit產品為首的10nm級DDR4型DRAM芯片生產存儲器模塊(內存條)。將面向筆記本電腦推出4GB的模塊，面向企業服務器推出128GB的模塊。之前采用20nm級DRAM的DDR4型DRAM內存將在2016年內陸續換成10nm級產品。

　　6月7日，三星電子與美國新思科技(Synopsys)聯合舉辦的會議上公開了該公司代工業務的工藝路線圖。此次會議與第53屆設計自動化大會(53rdDesignAutomationConference，DAC2016，2016年6月5日～10日舉行)同在美國奧斯汀舉行。

　　會議的主題是“ReadytoDesignat10nm!SynopsysandSamsungFoundry10nmEnablementforTapeoutSuccess”。來自三星的演講嘉賓是FoundryMarketingSamsungSSI的高級總監KelvinLow。KelvinLow主要圍繞10nm工藝發表了演講，同時還介紹了10nm之前的14nm以及10nm之后的7nm工藝。

　　從此次公布的路線圖來看，三星在10nm方面將首先推出“10LPE”，然后再推出“10LPP”。關于10LPE，2014年該公司公開了PDK(ProcessDesignKit，工藝設計套件)，2015年完善了設計流程及LibraryIP。進入2016年之后，開始進行風險量產。后來，該公司又公開了10LPP的PDK。并打算在2016年內完善10LPP的設計流程及LibraryIP，并于2016年底開始進行10LPP的風險量產。10nm的正式量產將從2017年早些時候開始。另外，據KelvinLow介紹，10LPE的性能提高到了14LPP的1.1倍，芯片面積縮小至68%，10LPP的性能提高至14LPP的1.2倍，芯片面積縮小至68%。

　　KelvinLow還表示，10nm工藝時代將會持續很長時間。之后，將會在短時期內采用液浸ArF7nm工藝生產。“就像平面型22nm是過渡至FinFET14nm的中間工藝那樣，二者十分相似”。液浸ArF7nm之后，將會迎來真正的7nm時代。真正的7nm工藝將使用EUV(ExtremeUltraviolet)曝光技術。EUV7nm工藝可將液浸ArF7nm工藝使用的約80枚掩膜減少至60枚左右。另外，關于兩種7nm工藝，此次的路線圖并未給出明確的時間。

　　2016年全球半導體需求下滑競爭加劇

　　Gartner預測，2016年全球半導體營收將達3，330億美元，較2015年減少0.6%。這已是連續第二年下滑，2015年主要電子設備需求疲軟、庫存水準升高加上強勢美元持續為部分地區帶來沖擊，全球半導體營收已出現2.3%跌幅。Gartner研究總監JamesHines表示：“全球半導體市場預期將出現史上第二次營收連續兩年下滑的紀錄。由于半導體業仍在等待下一波足以帶動需求的動能出現，我們預料2016年市場將下滑0.6%。”

　　個人電腦(PC)、Ultramobile與智慧手機產業紛紛下調產量預估值，2016年半導體需求也因此萎縮，且短期內似乎看不到明顯動能足以抵銷這幾個半導體關鍵市場里需求下滑的頹勢。盡管物聯網(IoT)與穿戴式電子產品等領域逐漸看到半導體商機，但相關市場仍處于開發初期，規模太小不足以對2015年整體半導體營收成長造成明顯影響。相信，隨著市場需求下滑，臺積電、三星和其他半導體廠商之間的競爭會日趨激烈。