多并行處理器接收機設計與實現

對于3C120模塊而言，它除了通過EMIFA接口和C6416T相通信外，還通過SPI來和C6416T相互傳輸數據，這樣有利于數據的處理。同時，兩片3C120為了能相互共享數據和存儲數據，它們之間連接了一個9 Mb的DPRAM。

3 模塊的通訊鏈路設計
接收機板中主要包括了三大通訊鏈路，主要介紹如下：
(1)C6416T模塊中兩片DSP(C6416TA和C6416TB)之間的通訊它們有兩種通訊方式：DPRAM通訊、串口通訊。
兩個C6416T分別與DPRAM的左、右口相連。C6416TA將要處理的數據從左口鏈路送入DPRAM，再通過DPRAM的右口中斷管腳通知C6416TB，然后C6416TB從DPRAM的右口取走數據。C6416TB也可以用同樣的方式給C6416TA傳送數據。中斷產生是通過寫和讀DPRAM的左右口郵箱來實現的，如圖4所示。C6416TA寫左口郵箱時，會在右口產生中斷給C6416TB，然后C6416TB讀左口郵箱可清除中斷。左口中斷的產生和清除方法也是一樣。

兩個C6416T通過串口1和串口2相互連接，可實現全雙工通訊，同步串口的最高時鐘速率可達l／4CPU時鐘頻率。
(2)3C120模塊中兩片FPGA(3C120A和3C120B)之間的通訊
它們也有兩種通訊方式：DPRAM通訊、自定義I／O通訊。兩片3C120通過DPRAM通訊的原理與兩片C6416T相同。另外，兩片3C120之間還互連了一些I／O口，在實際應用當中可以對這些I／O口進行定義，讓其來完成兩片3C120間的數據交換。
(3)3C120模塊與C6416T模塊之間的通訊它們包括兩部分，兩片3C120分別與所對應平行的C6416T之間的通訊。每片3C120與所對應的C6416T之間可通過EMIFA總線、SPI和中斷來進行數據的交換和控制。

4 接收機板的SI仿真
信號完整性(Signal Integrity，SI)是指在信號線上的信號質量。在高速電路中來自接收端的反射信號很容易到達驅動端，如果反射信號很強，疊加的波形就有可能改變原來的邏輯狀態，導致電路無法正常工作。該接收機板總線傳輸速率要求很高，所以在PCB布線之前，應預先進行調研，以形成規則或設計準則，從而確保設計結果不出現明顯的信號完整性問題，這是SI仿真的前仿真。前仿真的過程是，首先將主要器件的IBIS仿真模型加到待布線的PCB中，定義輸入參數和可能的拓撲范圍，然后用Cadence運行每個可能的仿真組合，分析信號完整性的仿真結果，最后找到可以接受的數值范圍，將其范圍解釋為PCB布線的約束條件，再進行PCB約束驅動布線。一般來說，前仿真也很難保證實際布線之后不出現信號完整性問題。所以在約束驅動布線后再次進行SI仿真，來檢查是否符合信號完整性的要求，這是SI仿真的后仿真。在對該接收機板布線之前對地址線和數據線的拓撲結構進行了分析并做了前仿真，其拓撲結構分別如圖5，圖6所示。

從圖5，圖6中可以看出，地址線的網絡拓撲結構在DSP的外設端未加匹配電阻，這樣做的目的是為了減少PCB布線的繁瑣性，但為了減少接收端反射信號對DSP端驅動信號的影響，這樣做的前提首先應當保證符合信號完整性的要求。該設計中由于元器件布局的原因，DSP的地址線到其每個外設的距離相差不大，這樣只需要在靠近DSP端加上匹配電阻就能符合SI的要求。當然，在DSP及其外設每端都加上匹配電阻的話，信號質量會更好，DSP數據線就采取了這種做法，由于它的數據線與其每個外設的距離不同，要保證信號完整性就不得不在靠近各器件這端的中部都加上匹配電阻。