多并行處理器接收機設計與實現

板上有兩片C6416T，它們在結構上完全對稱，描述上稱兩片C6416T及其外圍資源為C6416T模塊。C6416T模塊中對稱的結構決定了兩片C6416T既可以是串行流水方式的并行計算，也可以是并發操作方式的并行計算，具體的方式由接收機板完成的算法來決定。兩片C6416T通過雙端口存儲器(DPRAM)以共享存儲器的方式耦合在一起，來完成處理時兩者之間的數據共享和通訊。雙口存儲器數據總線寬度為64 b，容量為9 Mb。另外，兩片C6416T之間還可以通過多功能串口(McBSP)進行數據傳輸，而且每片C6416T外圍配備有1 024 Mb的SDRAM和64 Mb的FLASH。其中，大容量的SDRAM可用來暫存大量的中間處理數據；大容量的FLASH可用來存儲大量的程序和非易失性數據。這里設計的存儲器最大存儲容量比較大，主要是基于通用性的考慮，配備不同容量時可以滿足不同的應用需求，這可根據實際的情況而定。除此之外，板上還有兩片3C120及其外圍資源，描述上將其稱為3C120模塊。3C120模塊中兩片3C120之間也通過9 Mb的DPRAM來完成兩者之間的數據共享和通信，而且兩片3C120之間還通過自定義I／O擴展總線接口來進行數據通信與傳輸。另外，每片3C120與各自平行對應的C6416T之間通過EMIFA總線和SPI進行數據傳輸，與所對應的兩路10 b ADC相連，以完成對接收中頻數據的采樣。

2 模塊的設計
接收機板中，C6416T和3C120是核心器件，其他器件都是外設，以下的描述將圍繞C6416T和3C120兩個模塊展開。
C6416T模塊中主要的外設都與EMIF相連接，所以外設接口的設計主要介紹EMIF的設計。C6416T有兩個EMIF接口，EMIFA的外總線上連接了FPGA，SDRAM和DPRAM，它們的數據寬度都是64 b。出于信號完整性考慮，外總線通過匹配電阻來解決信號反射的問題。FPGA用同步時序訪問，SDRAM和DPRAM都是同步器件，它們被直接連接到臨近EMIFA口這一級總線上，這一級總線的訪問速率高，稱為高速總線。EMIFA的每個CE空間最大的存儲管理能力是256 Mb，外接4片32 b數據寬度、512 Mb的SDRAM時，可以達到這個最大容量，本設計電路中每個C6416T用了兩片32 b數據寬度、512 Mb的SDRAM，占用一個CE空間，共1 024 Mb。另外，所選DPRAM芯片數據寬度為72 b，為了能與EMIFA總線匹配，在電路設計中將DPRAM的數據線每取8 b就間隔1 b，這樣就得到64 b的數據寬度。
EMIFB的外總線上連接了FLASH，它的數據寬度為16 b，存儲容量為64 Mb。因為EMIFB對8 b的異步存儲設備的管理能力只有1 Mb，所以接8 Mb的FLAsH需要做地址擴展，這個擴展功能在CPLD中完成。在該接收機板中EMIFB的BCE1空間所對應的16 Mb FLASH用來做8 b Bootloader，剩余的48 MbFLASH用來存儲重要數據。每個C6416T的EMI-FA和EMIFB的存儲空間分配如圖2和圖3所示。