基于FPGA的QDPSK調制器的設計與實現

摘要：介紹了QDPSK信號的優點，并分析了其實現原理，提出一種QDPSK高性能數字調制器的FPGA實現方案。采用自頂向下的設計思想，將系統分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發生器等4大模塊，用原理圖輸入、VHDL語言設計和調用PLL核相結合的多種設計方法，分別實現了各模塊的具體設計，并給出了其在QuartusⅡ環境下的仿真結果。結果表明，基于PLL的QDPSK調制器，設計簡單，便于修改和調試，性能穩定。
關鍵詞：QDPSK；串／并變換；數字調制器；FPGA

FPGA器件(Field Programmable Gate Array)是八十年代中期出現的一種新概念。利用FPGA技術設計的產品具有重量輕、體積小、速度快、保密程度高、功耗低等特點，極大地提高了產品的性價比和競爭力，大大縮短了設計周期，減少了設計費用，降低了設計風險。
數字調制信號又稱為鍵控信號，調制過程可用鍵控的方法由基帶信號對載頻信號的振幅、頻率及相位進行調制。這種調制的最基本方法有3種：振幅健控(ASK)、頻移鍵控(FSK)、相移鍵控(PSK)。根據所處理的基帶信號的進制不同，它們可分為二進制和多進制調制(M進制)。多進制數字調制與二進制相比，其頻譜利用率更高。其中QPSK(即4PSK)是MPSK(多進制相移鍵控)中應用較廣泛的一種調制方式，該方式廣泛應用于衛星通信、電纜調制解調、視頻會議系統、蜂窩電話和其他數字通信領域。然而QPSK信號在解調的時候易產生相位模糊問題，即可能會產生0、π／2、π、3π／2 4種相位模糊。解決的方法就是采用四進制差分相位鍵控(QDPSK)，對于相對移相，基帶信號是由相鄰兩碼元相位的變化來表示，它與載波相位無直接關系，即使采用同步解調也不存在相位模糊問題，因此在實際設備中相對移相得到了廣泛運用。本文研究了基于FPGA的QDPSK調制電路的實現方法，重點闡述了串／并變換、差分編碼、四相載波發生器等電路的原理與實現方法，并給出了其在QuartusⅡ環境下的仿真結果。

1 QDPSK調制原理
1．1 四相絕對移相鍵控(QDPSK)
相對調相(相對移相)，即DPSK(Differential Phase Shift Keying)，也稱為差分調相，這種方式用載波相位的相對變化來傳送數字信號，即利用前后碼之間載波相位的變化表示數字基帶信號。在QDPSK信號中，若以前一雙比特碼元相位作為參考，并令△φ為當前雙比特碼元的相位差，則可得到雙比特碼元與載波相位變化關系如表1所示，從表中可以看出，A方式中，載波相位互差π／2，實現比較容易，因此采用A方式。

1．2 QDPSK的調制方法
QDPSK的產生方法可采用調相法和相位選擇法。圖1為相位選擇法產生QDPSK的原理框圖。在圖1中，四相載波發生器分別送出調相需的4種頻率相同、相位互差π／2的載波，輸入二進制數字基帶信號經串／并變換為四進制數字基帶信號，經差分編碼變為四進制差分碼，邏輯選相電路根據差分編碼后的雙比特碼cd，每隔時間間隔T選擇輸出其中一種相位的載波。虛線內的信號均為數字信號，可直接利用FPGA來實現ODPSK調制。