SoC設計之虛擬原型技術詳解

摘要

近期SoC的開發使虛擬原型對于軟件和模型開發人員都更易于使用。本文闡述了虛擬原型驗證技術將如何幫助數量不斷增長的開發團隊將更高質量的軟件解決方案快速推向市場。

開發復雜的嵌入式系統是一門越來越昂貴的生意。根據研究公司IBS調查結果：系統級芯片(SoC)的開發成本從90納米的兩千萬美元飆升到32納米的接近一億美元，同時軟件開發成為開銷增長最快的部分。通常，56%的嵌入式項目會被拖延，因為開發人員要花費將近四分之一的時間來進行測試和除錯。此外，軟件糾錯在許多項目中成為了開發人員面對的一個關鍵問題，并且被看作是一個項目能否取得成功的最重要的部分。

另一方面，那些較早進入市場的公司則擁可有更高的產量，并且一直保持著大幅度的增長。在一個兩年半的開發周期中將軟件開發提速縮減7個月的時間，則在產品生命周期中可以額外增加5千萬美元的收益(如圖2)。

于是，順理成章的是越來越多的軟件團隊會欣然接受一些可以幫助他們加速開發周期和編寫更高質量代碼的技術和流程。然后，當需要抉擇時他們可以繼續使用這些技術，如董事會會因為對更好的開發人員產品開發工作的賞識而給開發人員一種優勢。

在虛擬原型驗證解決方案出現在市場上的幾年間，軟件復雜度的增加以及開發成本的暴增正在驅動著主流用戶對其的需求。

什么是虛擬原型?

虛擬原型是被開發系統的快速且具有完整功能的軟件模型。因為虛擬原型可以執行未修改的產品代碼，工程師不需要等到硬件(芯片或開發板)完成就可以開發軟件。相對于傳統的方法，這能夠為軟件開發團隊在開發嵌入式系統時帶來9~12個月的優勢，并且在硬件真正完成時更易于配置系統。一旦硬件得以實現，虛擬原型可被用來調試發現難以查找的問題，為開發過程提供了更多的系統級可見度。

虛擬原型通過結合軟件行為與硬件來提供一種平臺級視圖來加速軟件糾錯。這種視圖使開發人員能夠在數小時之內就能夠辨識出缺陷的根本原因，而不是數天或數周。開發人員可以設置和重設硬件寄存器的值，停止和啟動調試周期，或者在一個特定的、有問題的區域內放大觀察，而無需對軟件進行大的改變。

因為它們將硬件和軟件相連，虛擬原型使設計團隊能夠更高效地溝通。使用者可以識別和糾正潛在的規格或闡釋錯誤，并在整個硬件上使用各種軟件驅動的腳本來驗證系統。

虛擬原型還可以通過提升測試覆蓋率來提高質量。開發人員可以進行更多的邊界測試，更好地理解問題的潛在根本原因，以及通過生成和自動地對軟件和硬件進行基于腳本的測試。

易于使用，易于導入

盡管虛擬原型技術被越來越多地采用，一些開發人員仍然堅持他們的觀點，即虛擬原型技術很難使用和部署到他們的流程中。但是，業界一直以來都在努力克服這些曾經存在的導入障礙。

快速而準確的事務級模型的出現是成功的虛擬原型的關鍵。現在許多處理器供應商都發布虛擬模型以實現與其最新的內核的匹配。例如，Synopsys自有的DesignWare 知識產權(IP)庫包含了完整的接口IP解決方案，由控制器、物理層(PHY)和驗證IP組成，可適應于各種廣為使用的協議、模擬IP、嵌入式存儲器、邏輯庫、處理器內核和子系統。

另一項已落實到位的重要資源是行業性的事務級模型(TLM)列表網站，它被稱為TLMCentral。TLMCentral是事務級模型的一個行業性網絡門戶，可為全行業提供多達970種模型。它為模型開發人員、架構師和軟件工程師提供了一條在模型與建模方法上進行合作以及虛擬原型推廣方面的途徑。TLMCentral為與系統級和軟件開發社群相關的新聞、論壇和博客提供了一個集中的基礎平臺。

最終，通過引入其Virtualizer Development Kit(VDK)，Synopsys為軟件開發人員將虛擬原型演化成一套現成可用的參考開發工具包。這樣可將工具及開發人員熟知的SoC的參考虛擬原型交到軟件開發人員的手中，用以測試驅動、擴展和進行定制。

這些資源為開發人員建立模型帶來了一個良好的開端，使他們能夠為他們的設計填充許多需要使用的已存在的模型，而不必從頭開始去創造他們。