SiP設計：優勢與挑戰并行
——
加入技術交流群
SiP獨特的優勢
SiP的優勢不僅在于尺寸方面，SiP能夠在更小的占用空間里提供更多的功能，并降低了開發成本和縮短了設計周期。
從設計和制造角度講，SiP為設計和制造系統組件提供了最好的技術。從測試的角度來看，SiP可以減少測試儀成本。另外，像存儲器這樣在發現缺陷的時候可以被修復或重新裝配的元件，也不會受到其它的如邏輯元件這樣的在發現缺陷時無法修復的元件的影響。
SiP允許性能的高密集性，綜合了鍵合工藝、倒裝芯片工藝、堆疊芯片工藝、嵌入元件工藝、MEMS和堆疊封裝工藝的組合。這使得設計師可以使用SiP實現子系統，以及采用SoC技術無法實現的或以前在PCB上執行的系統。
此外，SiP技術可以在互連級別上降低功耗和噪音，在混合和配對IC技術上更有彈性，并且可以通過采用無源元件減小電路板尺寸。相對于目前基于SoC的解決方案，SiP模塊的開發更省時。例如，使用SiP技術，一部有著多種不同工藝技術的IC、分立器件和RF架構的2.5G手機可以在短短幾個月內開發出來。而要在SoC中實現這種功能整合，要么成本不容許，要么技術上不可能，或者超出了可行的上市時間安排。
面臨的挑戰
盡管與傳統的封裝技術相比，SiP在手機、藍牙、WLAN以及分組交換網絡等無線、網絡和消費電子領域都有明顯的優勢。但是SiP仍然面臨很多挑戰，如缺少整合的工具和方法以實現IC、封裝和電路板設計的整合，無法模擬、驗證和分析完整的SiP設計。
今天，SiP設計被使用特殊工具和技術的專家所采用。雖然這些“專家設計”手段被用于初期前沿產品，例如將內存嵌入手機芯片，然而它們的綜合性和先進性還不夠，無法提供最新無線掌上消費電子設備所需的高性能SiP模塊。主要問題在于缺乏參考設計流程，可行性研究太耗時并且經常不夠精確，整個設計鏈的協作也不夠好。要通過精簡設計周期加快上市時間，SiP設計必須從“專家專用”轉化為主流設計方法，具備自動化、綜合性、可靠性與可重復性。三個顯然需要新工具功能的領域是：系統級協同設計、高級封裝和RF模塊設計。
系統級協同設計
雖然現在有很多種協同設計方案可以選擇，SiP技術需要比市面上任何一種技術更高的性能和綜合性。其中一個原因是SiP在精度上是更為復雜的電子技術。更多的裸片需要更多的電流，更快的裸片對時序和電磁干擾的影響更為敏感。SiP的電力傳輸也比單個裸片封裝設計更為復雜，因為多個裸片共用封裝基板內的電力系統，并且一些裸片直接與另外一個裸片共用電源。
為了克服這些挑戰，SiP設計師必須管理所有關聯設計結構——也即整個系統互聯的設計部件間的物理設計、電氣設計和制造接口。簡而言之，設計師需要有抓住整個系統互連性的能力，然后將需求傳遞到數字IC、定制IC、SiP和PCB等不同的設計領域。
這對于當今的設計工具和方法是相當苛刻的要求。創新必須從設計之初就開始。有一種解決方案是創造一種抽象或虛擬系統互連(VSIC)模型，這樣設計師就可以搭建從I/O緩沖器到I/O緩沖器的SiP級或系統級互連模型。使用VSIC模型，設計師可以成功地進行多結構級別的系統設計優化和折中。他們可以平衡時序、信號和電源完整性的需求，還可以試驗信號配置和信號拓撲結構，然后進行仿真以驗證時序和噪音裕度，最后滿足誤碼率的要求。還可以設計出電力分配系統原型驗證向內核輸送的電力，確保不存在同步切換噪聲(SSN)問題。
通過跨領域SiP協同設計流程，設計師可以借由I/O焊盤的優化，以及由此形成的更小的封裝面積，造出更小的芯片。他們可以降低能耗和噪音，實現更快的設備性能，并減少PCB層數，實現更低的成本和更簡單地完成PCB。這樣一種協同設計方法還引申出一個讓人費解的問題，即誰會向不同設計領域的人保證該方法的靈活性可讓他們引領市場，借此設計出這樣的SiP。在一個真正的協同設計流程里，不管是誰促進SiP成為執行結構，無論是IC團隊架構師、技術行銷人員、封裝架構師還是PCB架構師，都有能力執行該設計。
高級封裝3D化
為了提高功能密度，SiP設計在封裝內采用了復雜的三維(3D)架構。封裝包括有堆疊鍵合芯片、堆疊在倒裝芯片上的鍵合芯片、裸片間直接安裝、使用媒介基板支持倒裝芯片的緊接堆疊，以及包括堆疊封裝在內的其它復雜組合。堆疊方法唯一的限制因素只有設計師或制造商的想象力，凸塊、焊球和金屬線壓焊的3D天性必須得到充分了解，弄清楚他們是否能夠成功連接和建模。不幸的是，采用當前的二維(2D)工具、2D規則和對電力模型的簡化假設是不可能的。SiP實現需要有封裝的3D視圖以及3D規則和新3D工具的發展。
電氣建模本身會產生很多問題。設計師無法再像PCB設計那樣假定直交和正交線，因為PCB設計通常的假設前提是有一個完美的電源層，讓用戶可以簡化PCB板上線的模型。由于在SiP設計中“紐扣狀器件”層很普遍，因此有必要將精確的電源層模型與PCB板上的線結合，以了解SSN與電流回路。
在電力輸送和全波提取方面的性能改進也是必要的。電力輸送系統的直流壓降與交流阻抗也必須被建模，以優化退耦電容。至于在更高頻下運作的設備，比如說3GHz，就需要全波技術。如今這樣的技術顯得太慢了，它可能要花好幾天才能完成一次提取，這就突出了工具改良的另外一個領域。
SiP設計的一個主要挑戰是如何分配過多的電量，那可能會導致芯片上出現過熱點，以及焊接點和裸片固定的壓力。SiP實現需要這些電力和熱量的考慮在投入制造之前就得到檢驗，因此就要有一個設計流程將電氣分析和熱分析考慮到IC設計中，這樣IC設計工具可以執行更精確的分析，更接近實際情況的限制條件，這是大有裨益的。
RF模塊設計
在RF IC設計過程中必須對RF模塊進行設計和驗證。為此，RF IC和封裝設計這兩個完全不同的領域必須要統一起來。為使其正常運作，設計師需要有在IC和RF模塊間妥協的能力——例如，應該將傳感器放在芯片里使其占據寶貴的空間，還是放在基板上？沒有對整個設計的一個清楚表達，像這樣的選擇就無法描述、仿真和解決。
允許為芯片和模塊單獨設計一個原理圖的設計解決方案是一個很好的開始。設計師接著可以從芯片和基板提取寄生參數，并且將這些寄生參數反標回原理圖，用于仿真。
在RF模塊設計工具中將會需要用到RF IC設計中認可的一些功能。例如，基板級RF無源器件的參數化設計單元(P-Cell)在定制IC工具中是標配，而在如今領先的封裝設計工具中卻是不存在的。將他們引入將會是所有SiP解決方案的一部分。
本文小結
總而言之，SiP設計允許制造商將很多IC和封裝流水線合在一起，然后對技術進行測試，創造出高度整合的產品，同時使得芯片成本、尺寸和性能最優化。EDA軟件供應商正努力改進技術，幫助他們攻克設計挑戰，尤其是在協同設計、高級封裝和RF模塊設計領域。最近，由于SiP技術各方面都得到了可喜的進展——降低成本、加快上市時間、減少類型，降低能耗，它帶來的極大推動作用是不可忽視的。
但是為了實現SiP設計的好處，傳統的EDA解決方案無法滿足開發高效的SiP所需的自動化設計流程，EDA軟件供應商必須設計有新功能的工具，并提供可靈活調節的設計方法和流程。一套完美的解決方案會讓SiP設計團隊成員能夠在IC環境中創造“裸片抽象”，能夠在IC和封裝設計環境中進行RF設計，在完整的封裝和PCB設計環境中進行封裝與電路板的協同設計，使得原本是專家工程的SiP設計被更多的企業采用，推動其主流化。
評論