新一代芯片設計專享的定制數字版圖簡介

本文詳細說明了一家消費類產品市場中大型無晶圓半導體公司的數字IC設計團隊如何活用標準化工具的互操作性，以維護大型、講求性能的40納米設計的手工版圖優勢。該團隊已經在多家供應商工具的協助下，通過Silicon Integration Initiative(Si2)的OpenAccess(OA)互操作性標準化成果有效展開整合，從而形成了具有更大生產力的定制IC版圖流程。

大型數字集成電路(IC)設計的版圖通常都是使用高度自動化的版圖與繞線(APR)工具而建立的。盡管使用APR取代定制版圖存在著許多爭議，然而對大多數設計而言，APR的速度與掌握度等優勢依然勝過面積或效能上的犧牲;但是，需要最高效能或最小面積的設計仍然依賴“手工”運用定制IC版圖方法來完成。

在新一代的定制芯片中，復雜的規則、緊迫的上市時程以及纖薄尺寸與設計復雜度，使整個定制數字區塊的設計越來越難以實現。全自動化的APR流程無法提供必要的版圖與繞線的互動掌控。設計人員需要高度自動化而且可控制的全定制數字IC設計流程，獲致最佳的性能、速度與面積。

定制設計中可控制式自動化的好處

在設計大量儲存解決方案時，多年來設計團隊都是為自己的模擬與定制數字設計而部署定制IC版圖自動化。雖然模擬設計人員一直都使用定制設計方法，但數字設計團隊通常只有性能、功耗、速度或面積要求超過APR工具的能力時，才會轉而使用定制設計工具與流程。

為了實現最佳性能與周轉時間，工程師們會使用采用先進可控制式自動化技術的工具，更快速且更事半功倍地建立定制數字設計。包括先進的電路圖導向版圖(SDL)流程，這個流程運用具備高度可架構性、不依存于制程的參數式單元技術與器件層floorplan工具，提供實現最佳效能與密度所需的速度與控制，而不必改變設計風格或犧牲成果質量。

工程師們運用繼承自電路圖的聯機而自動產生飛行線(flight lines)，然后使用內建的規則導向交互式繞線器，手工配置關鍵網絡的線路，以滿足超過2GHz的嚴苛頻率速度要求。在這種效能水平下，個別網絡的繞線對于環境以及與其他繞線、網絡甚至層別之間的互動會很敏感。為了平衡這些元素，設計團隊必須與設計環境中所有元素互動。手工繞線時，設計團隊可以安排路線、萃取與評估關鍵網絡以實現絕佳時序，然后加以修改，直到獲得所需值。

圖1. 飛行線顯示鏈接，并導引規則導向的手工繞線

迎接新一代定制數字設計的挑戰

盡管定制版圖與手工繞線作法能夠滿足效能需求，卻越來越難在合理期間內完成新一代定制數字區塊。

隨著設計益趨龐大而且復雜，版圖設計人員遭遇嚴重的繞線問題，并發現自己是在一片未知領域中設計繞線通路，必須放棄密度以便使越來越龐大的區塊中的手工與點對點自動化繞線作業獲得妥善的管理。雖然設計團隊仍然能夠達成能效目標，卻常常要付出增加面積的代價，這在講究成本的市場上不能令人滿意。此外，完成設計所需的時間也遠遠超過單一版圖所需時間。

圖2. OpenAccess中的相互操作性

隨著設計團隊轉移到40nm制程以滿足日增的效能需求，挑戰也水漲船高。對于手工繞線與既有的自動化定制繞線解決方案而言，在這個制程中，模塊變得過于龐大(太多互連線)，而且設計規則也太先進。沒有任何大規模定制繞線器能夠提供先進制程所需的深亞微米DRC-clean與DFM-aware繞線技術。

剛開始的時候，設計團隊嘗試使用混合式流程，使用版圖編輯器像以前一樣以手工進行關鍵網絡的繞線工作，然后運用APR支持先進DRC規則的數字繞線器來完成非關鍵網絡。很不幸地，不斷地換用多種工具降低了生產力。無論個別步驟的效率有多高，定制與數字設計領域還是無法密切配合。此外，這個方法并非交互式的，會導致團隊損失層次與連接數據。自動化繞線器多半會反復執行部分精心繪制的關鍵網絡的繞線，需要廣泛的手工校對，甚至要繞線器重復作業。因此，設計團隊要花6個星期時間反復作業，才能夠獲得可接受，卻不是最佳的結果。

圖3. 繞線器辨識障礙然后繞線