利用AMSVF進行混合信號SoC的全芯片驗證

　　UPS求解器

　　一般來說，電源/地線網絡中存在大量的寄生RC，在版圖后仿真時，這些寄生RC將會大大降低性能，并侵占大量內存。對于這類模擬，AMSVF中的UPS求解器可被用于加速模擬速度，同時保持精確性。模擬器首先偵測電源網絡，然后將整個設計分離為電源網絡和信號網絡兩部分。電源網絡部分由UPS求解器處理，而信號網絡部分則由Ultrasim求解器處理。電源網絡模擬的示意圖如圖2所示。

圖2 電力網絡模擬法示意圖

　　使用傳統的瞬態模擬和UPS求解器分別進行電壓降分析的性能對比如表1所示。

VR技術

　　由于芯片內電源電壓不斷降低，并開始采用多電源電壓，因此，越來越多的混合信號/RF或數字電路均使用片上穩壓器來產生內部供電電壓。Ultrasim求解器通過有效的分區技術實現模擬加速，但這只能應用在電路由理想電源電壓驅動的情況下。使用傳統的分區技術，所有連接到內部穩壓源的模塊都必須包含在單個分區內，嚴重影響了模擬速度。

　　VR(穩壓)技術能夠克服這種限制， 讓用戶能夠方便地對由內部穩壓器供電的電路模塊進行模擬仿真。

　　快速包絡分析

　　總的來說，當被調制電路采用傳統的瞬態分析時，需要非常小的時間步長以適應高頻載波信號，并且需要長時間的持續周期覆蓋低頻基帶信號，這將使得模擬變得非常緩慢和困難。快速包絡分析主要用于解決這個難題，這些電路類型通常出現在發射器、接收器等RF電路中。

　　AMSVF的快速包絡分析功能提供了對模擬/混合信號電路進行模擬和設計的有效方法。任何包含已調制信號的電路或RF部分都可以通過快速包絡分析法進行模擬，而電路的其它部分則由數字求解器或傳統的瞬態模擬法進行仿真。包括數字和模擬電路在內的所有仿真都在每個時間步長進行同步，它考慮了各仿真之間的耦合，并確保解決方案的精確性。快速包絡分析可以跳過時鐘周期中的很多時點，減少大量的時間步長數，簡化計算量。

　　以圖3中完整的RF電路為例，它包含了發射器、接收器和ADC/DAC Verilog-AMS模塊。與瞬態分析相比，快速包絡分析可以通過極小的精確性損失讓性能提高7倍。兩種方法的波形對比如圖4所示，來自快速包絡的最后一個波形跳過了很多周期。

圖3 完整的RF電路和ADC/DAC行為模塊

　　結語

　　AMSVF已經被證明是一種針對復雜混合信號電路進行全芯片驗證的有效而強大的工具。它不僅提供了靈活的應用模式，還包括更加先進而強大的功能，能夠幫助更多的用戶在設計的初期階段發現設計錯誤，縮短設計周期，實現一次性流片成功。