基于SRIO協議的板級芯片互聯技術
加入技術交流群
軟硬件結合構建寬帶互聯并行處理的數據處理系統是實現高速實時數據處理的有效方案。基于這樣的方案設計理念，采用多DSP、多FPGA通過SRIO互聯來實現一個高速互聯的計算網絡，數據可以在DSP之間及DSP與FPGA之間高速傳輸。這樣的互聯計算網絡在數據交互、任務切換、算法分解、計算負載均衡等方面具有較強的適應性、可擴展性。本文介紹了這種基于SRIO互聯技術的高速實時數據處理硬件平臺，并在該平臺上研究了多DSP之間、DSP與FPGA之間的SRIO通信技術。
1 SRIO標準
RapiclI／O是面向嵌入式系統開發提出的高可靠、高性能、基于包交換的新一代高速互聯技術，已于2004年被國際標準化組織(ISO)和國際電工協會(IEC)批準為ISO／IECDIS 18372標準。SRIO則是面向串行背板、DSP和相關串行數據平面連接應用的串行RapidIO接口。串行RapidIO包含一個3層結構的協議，即物理層、傳輸層、邏輯層。物理層定義電氣特性、鏈路控制、低級錯誤管理；傳輸層定義包交換、路由和尋址機制；邏輯層定義總體協議和包格式。可以實現最低引腳數量，采用DMA傳輸，支持復雜的可擴展拓撲，多點傳輸；可選的1．25 Gbps、2．5 Gbps、3．125 Gbps三種速度能滿足不同應用需求，是未來十幾年中嵌入式系統互聯的最佳選擇之一。
2 基于C6455高速SRIO接口的互聯系統
2．1 C6455的SRIO端口
TMS320C6455(簡稱C6455)是德州儀器(TD公司新推出的一款DSP產品，可實現更高性能，精簡代碼，更多片上存儲器及超高帶寬的集成外設。其中最為引人矚目的是第一次實現了用于處理器間通信的SRIO總線，C6455上的SRIO端口是面向嵌入式領域推出的具有高數率，很少引腳的互聯方案，并且Rapicl I／O的數據傳輸完全是由硬件實現的，不需要處理器參與，因此這樣可以實現一個高效板級同構互聯多處理器系統。C6455的SRIO端口一對收發差分信號對構成一個全雙工的port(端口)，可以工作在1．25 Gbps、2．5 Gbps、3．125 Gbps的波特率。
2．2 基于SRIO的多C6455互聯結構
C6455的SRIO端口可以與SRIO交換器件實現互聯，也可以在C6455之間通過連接差分信號來實現。如圖1和圖2所示的1x模式和4x模式互聯關系，在1x模式中，器件的任何一對發收信號可以與另一個器件的收發信號相互連接組成獨立的1x模式工作。如果兩個C6455間采用四對全連接方式，則可實現1個4x工作模式或者是4個獨立的1x工作模式。
多DSP及FPGA的并行處理系統主要由4個C6455處理器和4個Virtex5LX50T構成，系統結構如圖3所示。DSP與DSP之間的互聯采用圖1所示的連接方式來實現全連通的SRIO網絡，實現所有DSP之間的1路1x通道，各個通道上的控制、傳輸獨立并行工作。通過SRIO互聯網絡，任何一個DSP C6455都可以訪問網絡上其他DSPC6455資源，實現網絡上的所有設備資源共享。而且這樣的全連通結構又可以根據不同任務處理的特點，靈活地配置成菊花鏈串行流水線、一主多從的星形等拓撲結構，在不同數據處理應用中具有高度可動態重構性。
評論