應用串行NOR閃存提升內存處理能力

圖4 SPI時序對讀速度的影響

新的4個I/O口輸出模式，其地址可以通過4個I/O口同時傳送，如，24位地址信號僅需要6個時鐘周期就可以完成，加上8個命令周期共需要14個周期完成命令，其速度比早期的4個I/O口的傳輸要快很多。

模式bit的應用用于通知SPI Flash下一個命令和前一個命令是同樣的命令。使我們在需要重復進行讀操作的時候，可以減少命令周期帶來的總線開銷，從而進一步提高SPI Flash的讀取性能。

DDR的4 I/O口讀模式由一個8bits的命令開始，而輸入地址和輸出的數據按照DDR的模式進行，這種模式需要協議的開銷，需要8個命令時鐘周期，加上3個地址時鐘周期，一共11個時鐘周期可以完成一個讀命令操作。

通過模式bit消除可以節省重復輸入相同命令時的時鐘周期，完成一個DDR口的讀操作僅需要3個時鐘周期。

數據總線上的數據會由于時鐘頻率太高而出現歪斜或失真，導致數據的讀錯誤，而DLP（data learning pattern）的功能在DDR多I/O口協議中的使用可以使Flash在時鐘頻率高時同樣穩定地工作。DLP的功能是通過利用真實數據輸出前的假數據周期，它不會影響整個命令的時鐘周期，DLP的數據采用可以使主機端明確什么時候可以采用到正確的目標數據，從而提高系統在高頻率SPI數據在讀操作時的可靠性及穩定性。

4 I/O口的DDR讀模式增加了DLP和模式bit消除模式后，只需要3個時鐘周期的協議開銷，目前的器件在80MHz頻率下，數據輸出可以達到80MB/s。

從設計的角度來說，如圖5所示。芯片內部的引腳連接點的放置同樣會影響到SPI Flash的數據輸出速度，時鐘和I/O口信號的緊湊設計會減少芯片的數據失真，從而提高SPI Flash芯片的工作速度。

圖5 芯片內部的引腳連接點設計

SPI Flash未來發展

未來SPI Flash的發展需要一種簡單、高效和高速接口。隨著傳統的應用越來越多地轉向SPI Flash的存儲接口，人們希望傳統的一些并行NOR Flash的功能也能出現在SPI Flash中，比如Reset復位功能、寬電壓功能，及以扇區為單位的寫保護等功能。同時隨著DDR接口被越來越多廣泛地運用，低電壓總線操作的支持等，數據SPI Flash將會提供更高的讀性能。

低成本存儲器解決方案

Spansion的FL-S是65nm工藝的產品，它具有增強的性能和豐富的功能。從產品性能上說，擦除速度快5倍以上，寫速度快3倍以上，同時，最快速讀功能快20%以上。從產品功能上說，容量覆蓋了主流的128 Mbits~1Gbits，其封裝是工業標準封裝，并能實現老產品到下一代新產品的兼容。產品在安全性方面也有很大的提高，除了支持OTP以外，部分型號支持讀保護功能。

目前，人們普遍使用的并行NOR Flash，如圖6所示，通過異步讀取的方式操作Flash，理想的時序設計基本上輸出速度是達到61MB/s。而Spansion的SPI Flash頁讀取模式可以達到98MB/s，和傳統的異步讀模式不同，第一個讀取周期地址時序和異步讀相同，但后續的讀取速度可以遞增25ns，從而大大提高Flash的讀取速度?？偟膩碚f，DDR的讀取模式可以在極少的引腳基礎上可以實現超過傳統的讀取速度，未來會被越來越多地被采用。

圖6 Page-mode NOR讀取速度優勢

Spansion的FL-S性能較高，對于SPI Flash來說，成本的節省來源于三個主要方面，第一，主芯片成本降低，從傳統的40個引腳或以上并行NOR Flash的支持到僅需要6個引腳的SPI Flash支持，成本會大大降低，但是如果主芯片各種芯片接口都支持的話，成本也不會明顯降低。第二，SPI Flash自身的封裝生產成本降低，同時從生產的成本來說，SPI由于引腳的減少會降低成本，測試成本也會降低。第三，Flash的速度提升對于客戶體驗會有很大的改善，會給最終客戶端產品帶來競爭力，如開機時間、運行速度等等。