3D IC制造準備就緒2013將邁入黃金時段

　　2012年，3D IC集成及封裝技術不僅從實驗室走向了工廠制造生產線，而且在2013年更將出現第一波量產高潮。經濟、市場以及技術相整合的力量，驅動著Intel、IBM、Micron、高通、三星、ST-Microelectronics以及賽靈思等全球半導體領導企業在3D IC技術上不斷突破。　　

賽靈思公司全球副總裁 Liam Madden

　　市場對更智能，更高集成度以及更低功耗電子系統的需求持續增長， 以滿足所謂“物聯網”所引領的層出不窮的各種應用。為此， 各家企業都在尋求突破摩爾定律之道，而其中少數企業已經在證明基于硅穿孔((Through Silicon Via, TSV))技術的3D IC制造的可行性，并應用了各種全新的供應鏈模式。

　　業界先鋒企業也正在尋求各種可以克服摩爾定律局限的方法，推出了前所未有的高容量和高性能，為新型異構IC的發展鋪平道路，該IC可整合和匹配處理器、存儲器、FPGA、模擬等各種不同類型的晶片，打造出了此前所無法實現的片上系統(SoC)。

　　賽靈思在2011年推出了全球首款3D IC，這是業界首款具有68億個晶體管(約2000萬個ASIC門)的All Programmable同質3D IC。2012年，賽靈思一直都保持著3D IC創新領導者的地位。

　　在業經驗證的技術基礎之上，賽靈思又推出了全球首款All Programmable異構3D IC。我們的堆疊硅片互聯(SSI)3D IC架構加速了無源硅中介層頂部并行放置的多芯片之間的互聯傳輸。可編程邏輯及收發器混合信號晶片通過硅中介層與1萬多個可編程互聯器件集成，可實現兩倍的設計容量、系統級性能以及單片器件的集成度。賽靈思3D芯片堆疊技術可在降低I/O時延與能耗的同時，提高芯片間的總帶寬，縮小電路板尺寸。該技術可通過采用單個封裝集成多個緊密耦合的半導體芯片為系統設計人員提供高效分區和擴展各種解決方案的更多選項。

　　除了半導體廠商在3D IC發展上的不斷突破，我們也看到DRAM制造商采用TSV技術推出了首批獨立封裝的堆疊器件。此外，DRAM制造商還積極參與規定Wide I/O DRAM的各種標準委員會工作，推動有源移動器件中介層及有源標準的發展。同時，更高帶寬3D IC DRAM標準的制定工作也在積極開展，這種標準更適合計算及網絡應用。

　　在供應鏈方面，臺積電(TSMC)公司演示了其COWOS (chip on wafer on substrate)技術的商業可行性，為2013年全面提供3D IC組裝服務做好了充分的準備。

　　那么，進入2013年之后，3D IC在主流市場交付及推廣將面臨哪些挑戰呢?

　　要全面釋放3D IC的潛力，我們的行業需要面對各種技術及商業發展的障礙。首先是降低中介層及組裝工藝的成本。很多技術改進將通過大量推廣實現，但為這些技術和服務創建健康的開放市場也很重要。其次，我們必須采用確好晶片(KGD)、特別是已封裝的確好晶片(KGB)功能進行設計，盡可能確保組裝后3D IC符合所有規范。第三，我們要開發全新的商業模式，讓一家集成商能夠在提前明確成本結構、供應鏈、產量/所有權以及責任等所有問題的情況下，組裝來自眾多不同公司的芯片，這樣我們才能最大限度提高該技術所支持的應用范圍。

　　賽靈思研發工作已經穩步邁向第二代3D IC技術發展，再次超越摩爾定律，從而可激發工程師以更少的芯片，更快地開發更智能、更高集成度的高帶寬系統。

　　展望2013年及未來，賽靈思將致力于擴大3D IC技術的價值和廣泛應用，積極同由晶圓代工、EDA、供應鏈、半導體、IP以及系統公司組成的不斷壯大的生態系統合作，推動未來電子系統設計在系統級IC集成上實現根本性進展。