TSMC率先推出CoWoSTM測試芯片產品設計定案

　　TSMC日前宣布，領先業界推出整合JEDEC 固態技術協會(JEDEC Solid State Technology Association)Wide I/O行動動態隨機存取內存接口(Wide I/O Mobile DRAM Interface)的CoWoSTM測試芯片產品設計定案，此項里程碑印證產業邁向系統整合的發展趨勢，達到更高帶寬與更高效能的優勢并且實現卓越的節能效益。

　　TSMC的新世代CoWoSTM測試芯片成功地整合Wide I/O接口將邏輯系統單芯片與動態隨機存取內存結合于單一模塊，在芯片成品制造完成之前，TSMC的CoWoSTM技術透過將芯片堆棧于晶圓之上(Chip on Wafer)的封裝技術提供客戶前端晶圓制造服務，藉由搭配Wide I/O行動動態隨機存取內存接口，這顆整合芯片可提供優化的系統效能，更小的產品外觀尺寸，并且明顯改善芯片之間的傳輸帶寬。

　　此次成功的關鍵在于TSMC與設計生態環境伙伴之間緊密的合作關系，提供客戶適當的產品功能并且協助產品迅速上市，在這些伙伴之中，SK Hynix公司提供Wide I/O動態隨機存取內存、Cadence 公司支持Wide I/O行動動態隨機存取內存硅智財、Cadence公司與明導國際(Mentor Graphics)公司則提供電子設計自動化工具。

　　TSMC研究發展副總經理侯永清博士表示：「硅芯片的驗證對于開發極先進且完整的CoWoSTM設計解決方案而言是重要的關鍵， 這次能夠成功地展示JEDEC制定的 Wide I/O行動動態隨機存取內存接口技術突顯了TSMC與設計生態環境伙伴之間的合作有顯著地進展，發揮CoWoSTM技術在效能、節能與產品外觀尺寸方面所具備的優勢。」

　　SK Hynix公司資深副總裁暨研發部門主管Sungjoo Hong表示：「與TSMC合作能夠滿足客戶對于系統整合的需求，我們希望能夠早一步做出與JEDEC標準兼容的整合型產品。」

　　Cadence公司SOC實現部門資深副總裁Martin Lund表示：「TSMC與Cadence公司已共同合作針對應用于TSMCCoWoSTM技術的Wide I/O進行業界首套設計硅智財的驗證，當我們的設計硅智財連結到符合JEDEC JESD229標準的Wide I/O時，能夠在非常低功耗的狀態下提升動態隨機存取內存傳輸帶寬至每秒超過100Gbit，Cadence公司設計硅智財的測試及特性擷取能力與TSMC的CoWoSTM技術藉由Wide I/O得以協助TSMC客戶邁向成功的道路。」

　　明導國際副總裁暨Design-to-Silicon事業部總經理Joseph Sawicki表示：「明導國際與TSMC持續合作以確保雙方共同客戶能夠使用不斷精進且通過硅晶驗證的三維集成電路設計技術，明導國際與TSMC已經開發一套僅對現有參考流程做出最小改變的設計流程，替共同客戶創造最大的價值。」

　　CoWoSTM系一種整合生產技術，先將半導體芯片透過Chip on Wafer (CoW)的封裝工藝連接至硅晶圓，再把此CoW芯片與基板鏈接，整合而成CoW-on-Substrate，TSMCCoWoSTM生產技術已進入試產階段。