應用材料發布Centura

　　應用材料(Applied Materials)在Semicon West發布了一套新系統，用以制備晶體管最關鍵的一層，這種晶體管見于邏輯電路。

　　應用材料的新工具Centura，用在晶體管上沉積關鍵的一層，一次只沉積一個原子，這就帶來了前所未有的精度。

　　由于芯片制造商使管達到越來越小的尺度，帶來了更快、更節能的電子產品，原子尺度的制造精度就日益受到關注。這第一款芯片的晶體管只有22納米大小，將在今年投產，在這一尺度，即使是最微小的不協調，也意味著本來要高價出售的一個芯片，不得不用于低端電子裝置。

　　晶體管是由多層構成：活躍的硅材料上面是一個接口層，隨后的一層材料稱為電介質(dielectric)，這構成“開關門”，切換晶體管的開啟和關閉。

　　應用材料公司銷售的設備，用于沉積這些層，稱為閘極堆疊(gate stack)，就在硅片上。從今天的32納米，轉換到下一代的22納米晶體管，更為棘手的是制造柵極。接口層和介電層都必須越來越薄，各層的性能都會受到微小缺陷的影響，這些缺陷在材料連接之處。因為各層變得越來越薄，微小的缺陷會被放大，甚至超過較大的晶體管，這種較大的晶體管由較厚的層制成。

　　制造精度會更重要，芯片制造商英特爾公司將開始生產下一代三維晶體管，就在今年晚些時候。在這些設備中，活躍區是一個凸起帶，三面連接著接口和柵極層。這增加了接觸面積，有助于這些設備發揮更好的性能，但同時也意味著更容易受缺陷影響。

　　Centura使用原子層沉積(ALD：atomic-layer deposition)，或ALD，就是一次只沉積一個單層原子的介質。這種方法比較昂貴，但已經變得必不可少，應用材料ALD分部全球產品經理Atif Noori說，要讓晶體管的心臟也就是柵極工作，“你就要確保把所有的原子放在你想要放的地方。”

　　微晶片不協調，原因之一是因為暴露在空氣中。在應用材料公司的新工具中，沉積閘極堆疊的整個過程都是在真空中進行，一次一個晶圓。在完全真空狀態制造閘極堆疊，可使電子通過晶體管的速度提高5%至10%，這可以轉化為節能或更快的處理。通常情況下，開啟芯片上給定晶體管所需的耗電量，會有顯著變化;真空狀態下制造，會限制配電20%至40%。